

(12) DEMANDE INTERNATIONALE PUBLIÉE EN VERTU DU TRAITÉ DE COOPÉRATION EN MATIÈRE DE BREVETS (PCT)

(19) Organisation Mondiale de la
Propriété Intellectuelle
Bureau international



(10) Numéro de publication internationale
WO 2022/129726 A1

(43) Date de la publication internationale
23 juin 2022 (23.06.2022)

WIPO | PCT

(51) Classification internationale des brevets :

H01L 21/18 (2006.01) H01L 21/322 (2006.01)
H01L 21/02 (2006.01)

PARIS (FR). **SOITEC** [FR/FR] ; Parc Technologique des Fontaines, Chemin des Franques, 38190 BERNIN (FR).

(21) Numéro de la demande internationale :

PCT/FR2021/052124

(72) Inventeurs : **GAUDIN, Gweltaz** ; C/O SOITEC, Parc Technologiques des Fontaines, Chemin des Franques, 38190 BERNIN (FR). **RADU, Ionut** ; C/O SOITEC, Parc Technologique des Fontaines, Chemin des Franques, 38190 BERNIN (FR). **FOURNEL, Franck** ; C/O CEA GRENOBLE, 17 Avenue des Martyrs, 38000 GRENOBLE (FR). **WIDIEZ, Julie** ; C/O CEA GRENOBLE, 17 Avenue des Martyrs, GRENOBLE 38000 (FR). **LANDRU, Didier** ; C/O SOITEC, Parc Technologiques des Fontaines, Chemin des Franques, 38190 BERNIN (FR).

(22) Date de dépôt international :

29 novembre 2021 (29.11.2021)

(25) Langue de dépôt :

français

(26) Langue de publication :

français

(30) Données relatives à la priorité :


FR2013294 15 décembre 2020 (15.12.2020) FR

(74) Mandataire : **BREESE, Pierre** ; IP TRUST, 2 rue de Clichy, 75009 Paris (FR).

(71) Déposants : **COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES** [FR/FR] ; 25 rue Leblanc, Bâtiment Le Ponant, 75015

(54) Title: METHOD FOR PRODUCING A SEMICONDUCTOR STRUCTURE COMPRISING AN INTERFACE REGION INCLUDING AGGLOMERATES

(54) Titre : PROCEDE DE FABRICATION D'UNE STRUCTURE SEMI-CONDUCTRICE COMPRENANT UNE ZONE D'INTERFACE INCLUANT DES AGGLOMERATS



(57) Abstract: The invention relates to a method for producing a semiconductor structure comprising the following steps: a) providing a working layer made of a semiconductor material; b) providing a carrier substrate made of a semiconductor material; c) depositing a film composed of a semiconductor material different from that of the working layer and of the carrier substrate, having a thickness of less than 50 nm, on the free face to be joined of the working layer and/or on the free face to be joined of the carrier substrate; d) forming an intermediate structure, comprising directly joining, along a bonding interface extending along a main plane, the free faces to be joined of the working layer and of the carrier substrate, respectively, the intermediate structure comprising an encapsulated film

[Suite sur la page suivante]

WO 2022/129726 A1

(81) États désignés (*sauf indication contraire, pour tout titre de protection nationale disponible*) : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, IT, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

(84) États désignés (*sauf indication contraire, pour tout titre de protection régionale disponible*) : ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), eurasien (AM, AZ, BY, KG, KZ, RU, TJ, TM), européen (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

Publiée:

— avec rapport de recherche internationale (Art. 21(3))

originating from the one or more films deposited in step c); e) annealing the intermediate structure at a temperature higher than or equal to a critical temperature, so as to bring about segmentation of the encapsulated film and form the semiconductor structure comprising an interface region between the working layer and the carrier substrate, said interface region comprising: - regions of direct contact between the working layer and the carrier substrate; and - agglomerates comprising the semiconductor material of the film, and having a thickness, along an axis normal to the main plane, of less than or equal to 250 nm; the regions of direct contact and the agglomerates being adjacent in the main plane.

(57) Abrégé : L'invention concerne un procédé de fabrication d'une structure semi-conductrice comprenant les étapes suivantes : a) la fourniture d'une couche utile en un matériau semi-conducteur, b) la fourniture d'un substrat support en un matériau semi-conducteur, c) le dépôt d'un film composé d'un matériau semi-conducteur différent de celui ou ceux de la couche utile et du substrat support, présentant une épaisseur inférieure à 50 nm, sur la face libre à assembler de la couche utile et/ou sur la face libre à assembler du substrat support, d) la formation d'une structure intermédiaire, comprenant un assemblage direct, le long d'une interface de collage s'étendant selon un plan principal, des faces libres à assembler respectivement de la couche utile et du substrat support, la structure intermédiaire comprenant un film encapsulé issu du ou des film(s) déposés lors de l'étape c), e) le recuit de la structure intermédiaire à une température supérieure ou égale à une température critique, de manière à provoquer la segmentation du film encapsulé et à former la structure semi-conductrice comprenant une zone d'interface entre la couche utile et le substrat support, ladite zone d'interface comportant : - des régions de contact direct entre la couche utile et le substrat support, et - des agglomérats comprenant le matériau semi-conducteur du film, et présentant une épaisseur, selon un axe normal au plan principal, inférieure ou égale à 250 nm; les régions de contact direct et les agglomérats étant adjacents dans le plan principal.