

封装结构、封装器件

5 本申请要求于 2024 年 8 月 26 日提交中国专利局、申请号为 202411183523.4、申请名称为“封装结构、封装器件”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。

技术领域

10 本公开实施例涉及半导体技术领域，尤其涉及一种封装结构、封装器件。

背景技术

 近来，在电子产品市场中对便携式装置的需求迅速增加，因此，不断要求安装在电子产品上的电子组件的小型化和轻量化。

15 发明内容

 根据本公开实施例的第一方面，提供一种封装结构，包括：

 介质层；

 第一重布线层，位于所述介质层中；

20 第二重布线层，位于所述第一重布线层上，所述第一重布线层与所述第二重布线层电连接，所述第二重布线层的顶部突出于所述介质层；

 芯片，位于所述介质层上；

 引线，连接所述芯片和所述第二重布线层。

 在一些实施例中，所述第二重布线层包括：

 主体部，位于所述介质层中；

25 延伸部，位于所述主体部上，延伸至所述介质层的顶面上。

 在一些实施例中，在竖直方向上，所述主体部的厚度大于所述延伸部的厚度。

 在一些实施例中，在水平方向上，所述延伸部的顶面与所述介质层的顶面之间有夹角。

 在一些实施例中，所述第二重布线层还包括：

 金属层，共形地设置在所述延伸部上；

30 其中，所述金属层的厚度小于所述延伸部的厚度。

 在一些实施例中，所述引线连接在所述金属层上，所述金属层与所述引线之间的角度大于所述金属层的顶面与所述介质层的顶面之间的夹角。

 在一些实施例中，所述第一重分布层包括：

 下导电图案，位于所述介质层的底部，所述下导电图案在所述介质层中水平延伸；

35 中间导电图案，位于所述介质层的中部，连接所述下导电图案；

 上导电图案，位于所述介质层的上部，连接所述中间导电图案。

 在一些实施例中，所述主体部的材料与所述上导电图案的材料不同，所述主体部的硬度大于所述上导电图案的硬度。

 在一些实施例中，所述中间导电图案包括：

40 竖直部，连接所述下导电图案；

 水平部，连接所述竖直部，在所述介质层中水平延伸；

 其中，在竖直方向上，所述竖直部的厚度大于所述水平部的厚度。

- 5 在一些实施例中，在水平方向上，所述竖直部的宽度小于所述主体部的宽度。
- 在一些实施例中，所述竖直部的侧壁有第一斜率，所述延伸部的顶面有第二斜率，所述第一斜率的绝对值大于所述第二斜率的绝对值。
- 5 在一些实施例中，所述主体部连接所述上导电图案，所述主体部的厚度大于所述水平部的厚度。
- 10 在一些实施例中，所述第二重布线层位于所述芯片的两侧，且两侧的所述第二重布线层至所述芯片的间距不同。
- 10 在一些实施例中，所述第二重布线层还包括：
- 10 凹陷部，从所述延伸部延伸至所述主体部中；
- 10 金球，位于所述凹陷部中，所述引线连接在所述金球上；
- 其中，所述金球的高度大于所述凹陷部的深度。
- 15 在一些实施例中，所述芯片包括：
- 15 第一芯片，位于所述介质层上，
- 15 第二芯片，偏移地设置在所述第一芯片上；
- 15 第三芯片，偏移地设置在所述第二芯片上；
- 15 第四芯片，偏移地设置在所述第三芯片上；
- 其中，所述第二芯片、所述第三芯片的偏移方向相同，所述第四芯片的偏移方向与所述第三芯片的偏移方向相反。
- 20 在一些实施例中，所述第一芯片和所述第二芯片通过所述引线连接，所述第一芯片通过所述引线连接所述第二重布线层，所述第四芯片和所述第三芯片通过所述引线连接，所述第三芯片通过所述引线连接所述第二重布线层。
- 25 在一些实施例中，所述第二芯片至所述第一芯片的所述引线的长度等于所述第四芯片至所述第三芯片的所述引线的长度。
- 25 在一些实施例中，所述第二重布线层至所述第一芯片的第一距离大于所述第二重布线层至所述第三芯片的第二距离。
- 根据本公开实施例的第二方面，提供一种封装结构，包括：
- 介质层；
- 第一重布线层，位于所述介质层中；
- 30 第二重布线层，位于所述第一重布线层上，所述第一重布线层与所述第二重布线层电连接，所述第二重布线层的顶部突出于所述介质层；
- 芯片，位于所述介质层上；
- 引线，连接所述芯片和所述第二重布线层；
- 其中，所述介质层包括：
- 35 第一介质层，位于第四介质层上；
- 35 第二介质层，位于所述第一介质层上；
- 第三介质层，位于第二介质层上，所述第三介质层的厚度等于所述第一介质层的厚度，所述第四介质层的厚度小于所述第一介质层的厚度，所述第一介质层的厚度等于所述第二介质层的厚度。
- 40 根据本公开实施例的第三方面，提供一种封装器件，包括：
- 40 基板；

封装结构，封装结构设置在基板上。

综上所述，本公开实施例提出一种封装结构和封装器件，通过在介质层中形成第一重布线层和第二重布线层，第二重布线层的顶部突出于介质层，然后将芯片放置在介质层上，通过引线将第二重布线层和芯片连接起来。由于介质层的整体厚度较小，且第二重布线层的顶部在介质层的外侧，由此引线可以直接连接第二重布线层，进而实现封装结构的小型化。

附图说明

图 1 是根据一示例性实施例示出的一种封装结构的示意图；

图 2 是根据一示例性实施例示出的介质层的示意图；

10 图 3 是根据一示例性实施例示出的中间导电图案的示意图；

图 4 是根据一示例性实施例示出的第二重布线层的示意图；

图 5 是根据一示例性实施例示出的芯片堆叠的示意图；

图 6 是根据一示例性实施例示出的另一种封装结构的示意图；

图 7 是根据一示例性实施例示出的第二重布线层的另一示意图；

15 图 8 是根据一示例性实施例示出的图 7 中虚线框的放大图；

图 9 是根据一示例性实施例示出的延伸部和竖直部的示意图；

图 10 是根据一示例性实施例示出的第二重布线层的另一示意图；

图 11 是根据一示例性实施例示出的第二重布线层的另一示意图；

图 12 是根据一示例性实施例示出的封装器件的示意图。

20

具体实施方式

下面将结合附图和实施例对本公开的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

25

在下列段落中参照附图以举例方式更具体的描述本公开。根据下面说明和权利要求书，本公开的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本公开实施例的目的。

30

可以理解的是，本公开的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层（即直接在某物上）的含义，而且还包括在某物“上”且其间有居间特征或层的含义。

在本公开实施例中，术语“第一”、“第二”、“第三”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

35

在本公开实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。层可以包括多个子层。

40

需要说明的是，本公开实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。

随着封装产品的小型化趋势，基板的厚度对封装结构的尺寸影响较大。基板通常采用多个有机材料层堆叠形成，为了保证基板的强度，需要堆叠更多的有机材料层，从而导致该基板的变厚，进而导致封装结构的厚度变大，不利于实现小型化的产品。

45

本公开实施例提出一种封装结构，该封装结构将重布线基板作为支撑基板，由于重布线基板通过多次沉积工艺形成，可以精准控制每个膜层的厚度，进而控制重布线层的厚度，进而可以减少重布线基板的厚度。

如图 1 所示, 本公开实施例提出一种封装结构 100, 该封装结构 100 可以包括介质层 110、第一重布线层 120、第二重布线层 130、芯片 140、引线 150、塑封层 160 和外部端子 170。第一重布线层 120 位于介质层 110 中。第二重布线层 130 位于第一重布线层 120 上, 且第二重布线层 130 的顶部突出于介质层 110。介质层 110、第一重分布层 120 和第二重分布层 130 可以是重分布基板。
5 芯片 140 位于介质层 110 的正面上, 且通过引线 150 连接在第二重布线层 130 上。塑封层 160 覆盖在芯片 140 和引线 150 上。外部端子 170 位于介质层 110 的背面上, 且与第一重布线层 120 连接, 从而实现外部信号传输。本公开实施例通过将引线 140 直接焊接在第二重布线层 130 上, 即将第二重布线层 130 作为焊盘使用, 由此不在需要额外设置焊盘, 且由于第一重布线层 120 和第二重布线层 130 的厚度比较小, 由此可以缩小介质层 110 的整体厚度, 进而缩小封装结构 100 的尺寸。
10

如图 2 所示, 该介质层 110 可以包括在竖直方向上堆叠的第一介质层 111、第二介质层 112、第三介质层 113 和第四介质层 114。第一介质层 111 位于第四介质层 114 上, 第二介质层 112 位于第一介质层 111 上, 第三介质层 113 位于第二介质层 112 上。在形成介质层 110 时, 可以先在临时基板上形成第一介质层 111、第二介质层 112 和第三介质层 113, 然后移除该临时基板, 从而
15 在第一介质层 111 上形成第四介质层 114。在本公开实施例中, 第一介质层 111 至第四介质层 114 的材料可以相同。第一介质层 111 的材料可以是绝缘材料, 例如是热固性树脂(诸如环氧树脂)、热塑性树脂(诸如聚酰亚胺)、或者其中这些树脂浸渍在芯材料(诸如无机填料和/或玻璃纤维(玻璃纤维、玻璃布、玻璃织物))中的绝缘材料(例如, 预浸料、味之素复合膜(ABF)、FR-4、双马来酰亚胺三嗪(BT)等)。第一介质层 111 还可以包括诸如光可成像电介质(PID)树脂的光敏树脂。

如图 2 所示, 第一介质层 111 的厚度与第二介质层 112 的厚度基本相同, 第二介质层 112 的厚度与第三介质层 113 的厚度基本相同, 第一介质层 111 的厚度大于第四介质层 114 的厚度。由于在第一介质层 111、第二介质层 112 和第三介质层 113 中需要形成重布线层, 第四介质层 114 中不需要形成重分布层, 由此第一介质层 111 至第三介质层 113 的厚度相对较大。同时, 由于
20 外部端子 170 是后于第四介质层 114 形成的, 第四介质层 114 的厚度较小, 也能够缩小第四介质层 114 的刻蚀时间。本公开实施例中可以减小第四介质层 114 的厚度, 由此能够降低介质层 110 的整体厚度, 缩小外部端子 170 的尺寸, 进而改善封装结构 100 的厚度。该第一介质层 111 的厚度可以为 9-10 μm , 第四介质层 114 的厚度可以为 4-5 μm , 第四介质层 114 的厚度可以等于第一介质层 111 的厚度的一半。若第四介质层 114 的厚度接近于第一介质层 111 的厚度, 外部端子 170 的尺寸也会相应变大, 则会增加介质层 110 的整体厚度。若第四介质层 114 的厚度过小, 例如 1-2 μm ,
25 则第四介质层 114 无法起到保护第一重布线层 120, 同时也不利于设置外部端子 170。
30

如图 2-图 3 所示, 在介质层 110 中有第一重布线层 120。第一重布线层 120 可以包括下导电图案 121、中间导电图案 122 和上导电图案 123。下导电图案 121 位于第四介质层 114 上。在形成下导电图案 121 时, 首先在临时基底上形成下导电图案 121, 然后形成第一介质层 111, 由此第一
35 介质层 111 可以覆盖下导电图案 121。下导电图案 121 可以在第四介质层 114 上水平延伸。在下导电图案 111 上有中间导电图案 122, 中间导电图案 122 可以包括竖直部 1221 和水平部 1222。竖直部 1221 可以位于第一介质层 111 中, 从而与下导电图案 121 电连接。水平部 1222 位于第一介质层 111 上, 且在第一介质层 111 上水平延伸。同时, 在竖直方向上(Y 方向)上, 竖直部 1221 的厚度大于水平部 1222 的厚度。本公开实施例中, 在第一介质层 111 之后形成中间导电图案 122, 由此可以在第一介质层 111 中形成竖直部 1221, 在第一介质层 111 上形成水平部 1222。在本公开
40 实施例中, 竖直部 1221 的侧壁是倾斜的, 通过增加竖直部 1221 的厚度, 由此可以增加竖直部 1221 的上部宽度, 有利于金属填充, 进而增加与水平部 1222 的接触面积, 提高信号传输性能。在一些实施例中, 第一重布线层 120 可以包括接地图案、电源图案、信号图案等。信号图案可以包括除了接地图案和与电源相关的电源图案之外的各种信号(诸如数据信号)。

如图 2 所示, 在形成中间导电图案 122 之后, 先在第一介质层 111 上形成第二介质层 112, 然后在第二介质层 112 中形成上导电图案 123, 上导电图案 123 与中间导电图案 122 电连接。上
45 导电图案 123 的结构可以与中间导电图案 122 的结构相同。部分上导电图案 123 位于第二介质层 112 中, 部分上导电图案 123 位于第二介质层 112 上。在形成上导电图案 123 之后, 然后在第二介质层 122 上形成第三介质层 113。第三介质层 113 可以覆盖上导电图案 123 的水平部分。需要说明的是, 下导电图案 121、中间导电图案 122 和上导电图案 123 与介质层 110 之间还形成有种子阻挡层, 种子阻挡层可以是钛或钽。
50

如图 2 和图 4 所示, 在形成第三介质层 113 之后, 还可以在第三介质层 113 中形成第二重布线层 130。第二重布线层 130 的顶部突出于第三介质层 113 的顶面, 即在竖直方向上, 第二重布线层 130 的顶部位于第三介质层 113 的外侧。由于第二重布线层 130 的顶部位于第三介质层 113 的外侧, 即位于介质层 110 的外侧, 因此第二重布线层 130 可以作为焊盘使用, 不需要额外在第三介质层 113 上形成焊盘。

如图 2 和图 4 所示, 该第二重布线层 130 可以包括主体部 131 和延伸部 132。主体部 131 可以位于第三介质层 113 中, 延伸部 132 可以位于主体部 131 上, 且延伸在第三介质层 113, 即延伸部 132 位于第三介质层 113 上。延伸部 132 可以是第二重布线层 130 的顶部。在竖直方向上, 延伸部 132 的厚度小于主体部 131 的厚度。由于第二重布线层 130 上还需要布线, 第二重布线层 130 的顶部需要低于芯片 140, 因此形成厚度较小的延伸部 132。当然, 第二重布线层 130 还可以包括金属层 133, 金属层 133 位于延伸部 132 上, 金属层 133 共形地位于延伸部 132 上。共形地可以理解为金属层 133 可以延续延伸部 132 的顶面生长, 例如, 延伸部 132 的顶面是水平的, 则金属层 133 的顶面也是水平的, 又例如, 延伸部 132 的顶面是倾斜的, 则金属层 133 的顶面也是倾斜的。引线 140 可以连接在金属层 133 上。需要说明的是, 主体部 131 和介质层 110 之间还有种子阻挡层, 延伸部 132 和介质层 110 之间同样有种子阻挡层。

如图 2 和图 4 所示, 该金属层 133 位于仅位于延伸部 132 的顶面上, 即金属层 133 不在延伸部 132 的侧壁上。由于在介质层 110 上有大量的第二重布线层 130, 且这些第二重布线层 130 有规则排列, 由于金属层 133 仅位于延伸部 132 的顶面上, 由此可以适当缩小相邻第二重布线层 130 的间距, 进而可以增加第二重布线层 130 的数量, 进而为芯片提供更好的信号传输。

如图 2 和图 4 所示, 该主体部 131 和延伸部 132 的材料相同, 延伸部 132 和金属层 133 的材料不同。由于引线 150 连接在金属层 133 上, 金属层 133 和引线 150 的材料相同。同时, 主体部 131 电连接在上导电图案 123 上, 但是主体部 131 与上导电图案 123 的材料不同, 主体部 131 和延伸部 132 的硬度都可以大于上导电图案 123 的硬度。在将引线 150 连接在金属层 133 上后, 需要用剪刀将引线 150 的端点切断, 剪刀会施加作用力在主体部 131 上, 因此主体部 131 和延伸部 132 需要更高的硬度, 防止主体部 131 发生形变。本公开实施例中, 主体部 131 的材料可以是镍、钛, 上导电图案 123 的材料可以是铜、铝, 金属层 133 的材料可以是金。

如图 1 和图 5 所示, 在介质层 110 的正面设置有芯片 140, 芯片 140 通过引线 150 连接在第二重布线层 130 上。芯片 140 的数量可以为多个, 例如为两个、四个、八个或更多个。芯片 140 可以是逻辑芯片或存储器芯片。逻辑芯片可以包括例如中央处理单元(CPU)、图像处理单元(GPU)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、加密处理器、微处理器、微控制器、模数转换器、专用集成电路(ASIC)等。存储器芯片可以包括例如易失性存储器装置(诸如动态随机存取存储器(DRAM)或静态 RAM(SRAM))或者非易失性存储器装置(诸如相变 RAM(PRAM)、磁性 RAM(MRAM)、电阻 RAM(RRAM)或闪速存储器)。本实施例中设置有 4 个芯片 140, 分别为第一芯片 141 至第四芯片 144。第一芯片 141 至第四芯片 144 依次堆叠设置。第一芯片 141 位于第三介质层 113 上, 第二芯片 142 偏移的设置在第一芯片 142 上, 第三芯片 143 偏移的设置的第二芯片 142 上, 第四芯片 144 偏移的设置第三芯片 143 上。第二芯片 142 和第三芯片 143 的偏移方向相同, 例如图 5 中向右偏移, 第四芯片 141 的偏移方向与第三芯片 143 的偏移方向相反, 例如图 5 中向左偏移。第一芯片 141 和第二芯片 142 通过引线 150 连接, 第一芯片 141 通过引线 150 与第二重布线层 130 连接。第四芯片 144 与第三芯片 143 通过引线 150 连接, 第三芯片 143 通过引线 150 与第二重布线层 130 连接。由于第一芯片 141 至第四芯片 144 是相同规格的芯片, 例如是相同型号的 DRAM 芯片, 因此第二芯片 142 至第一芯片 141 的引线 150 的长度与第四芯片 144 至第三芯片 143 的引线 150 的长度是相同的。第一芯片 141 至第三介质层 113 的距离可以是第一芯片 141 的厚度, 第三芯片 143 至第三介质层 113 的距离可以是第一芯片 141 至第三芯片 143 的厚度之和, 因此第一芯片 141 与第三芯片 143 相比较低, 由此第一芯片 141 至第二重布线层 130 的引线 150 的长度小于第三芯片 143 至第二重布线层 130 的引线 150 的长度, 由此, 第一芯片 141 和第三芯片 143 上的信号传输会有时间差, 导致信号传输不一致。本公开实施例将左侧的第二重布线层 130 至第一芯片 141 的第一距离 d_1 大于右侧的第二重布线层 130 至第三芯片 143 的第二距离 d_2 , 进而缩小左右两侧的引线 150 的长度差, 进而缩小信号传输的时间差。本公开实施例中, 右侧的第二重布线层 130 至第三芯片 143 的第二距离 d_2 可以为 240-250 μm , 左侧的第二重布线层 130 至第一芯片 141 的第一距离 d_1 可以为 300-350 μm 。即第一距离 d_1 与第二距离 d_2 的差值基本

上等于第二芯片 142 和第三芯片 143 的厚度之和。

如图 5 所示,在完成引线 150 之后,还可以在第三介质层 113 上形成塑封层 160,塑封层 160 覆盖第一芯片 141 至第四芯片 144、同时还覆盖引线 150。塑封层 160 可以保护芯片 140。塑封层 160 可以包括绝缘材料。绝缘材料的示例可以包括热固性树脂(诸如环氧树脂)、热塑性树脂(诸如聚酰亚胺)、或者包括无机填料和/或玻璃纤维的预浸料、味之素复合膜(ABF)、FR-4、双马来酰亚胺三嗪(BT)、环氧模制化合物(EMC)等。

如图 2 和图 5 所示,在形成塑封层 160 之后,在塑封层 160 的表面上设置临时基板,翻转该临时基板,从而可以在第一介质层 111 上形成第四介质层 114,然后刻蚀部分第四介质层 114,进而在第四介质层 114 中形成外部端子 170。外部端子 170 可以与下导电图案 121 电连接,进而实现信号传输。外部端子 170 可以是焊球或凸块。

如图 1 所示,本公开实施例在形成第二重布线层 130 时,然后通过引线 150 连接芯片 140 和第二重布线层 130,而不是使用焊球将芯片 140 固定在第二重布线层 130 上。在使用焊球固定芯片 140 时,在进行塑封时,塑封材料需要进入芯片 140 和介质层 110 之间,在焊球的密度原来越大,焊球尺寸越来越小的情况下,塑封材料难以进入芯片 140 和介质层 110 之间,且容易在塑封层 160 中形成空隙,进而导致塑封层 160 的性能下降。同时,焊球具有一定的高度,使用焊球固定芯片 140,则增加了封装结构 100 的整体高度。本实施例将芯片 140 粘结在介质层 110 上,然后通过引线 150 连接芯片和第二重布线层 130,塑封层 160 可以完整覆盖芯片 140,同时还可以缩小封装结构 100 的整体高度。同时,介质层 110 的整体厚度变小,从而能够降低封装结构的整体厚度。

如图 1 所示,本公开实施例中,第二重布线层 130 的顶部在介质层 110 的外侧,引线 150 可以直接连接在第二重布线层 130 上。若第二重布线层 130 的顶部在介质层 110 的内部,即第二重布线层 130 低于介质层 110,介质层 110 突出于第二重布线层 130 的部分有可能会影响引线 150 的压合过程。同时,将引线 150 打线第二重布线层 130 上时,也会延长引线 150 的长度,在后续塑封过程中,塑封料需要填充在介质层 110 中,由此会造成引线 150 摇摆,降低引线 150 的稳定性。本公开实施例中,第二重布线层 130 的顶部在介质层 110 的外侧,第二重布线层 130 不会阻挡打线过程。由于本公开实施例还可以降低引线 150 的长度,同时,第二重布线层 130 也会减缓塑封料的流动速度,降低对引线 150 的影响,提高引线 150 的稳定性。

如图 2 所示,本公开实施例通过多次沉积工艺分别形成第一介质层 111、第二介质层 112 和第三介质层 113。沉积工艺可以提高第一介质层 111 至第三介质层 113 的精度,缩小第一介质层 111 至第三介质层 113 的厚度,进而可以缩小介质层 110 的厚度,继而缩小封装结构 100 的厚度。本公开实施例未使用有机基板,有机基板需要多个有机子基板堆叠形成,然后通过钻孔形成导电路径,由此有机基板的厚度较大,不利于缩小封装结构 100 的厚度。

如图 6 所示,本公开实施例提出另一种封装结构 100,该封装结构 100 与图 1 的区别在于,图 6 中的第二重分布层 130 的结构与图 1 中的第二重分布层 130 的结构不同。图 6 中的介质层 110、第一重分布层 120、芯片 140、引线 150、塑封层 160 和外部端子 170 的结构可以参考上述描述,在此重点描述第二重分布层 130 的结构。

如图 7-图 8 所示,该第二重布线层 130 包括主体部 131、延伸部 132 和金属层 133。主体部 131 位于第三介质层 113 中,延伸部 132 位于主体部 131 上,且延伸至第三介质层 113 上。延伸部 132 的顶面呈倾斜状,金属层 133 共形的形成在延伸部 132 上,由此金属层 132 的顶面也是倾斜的。从图 8 中可以看出,在竖直方向上,该延伸部 132 靠近芯片 140 的端部具有较大的厚度,该延伸部 132 远离芯片 140 的端部具有较小的厚度。该延伸部 132 的最大厚度小于主体部 131 的厚度。该延伸部 132 的最大厚度远小于芯片 140 的厚度。本公开实施例中,该延伸部 132 的最大厚度约等于芯片 140 的厚度的 1/10,若延伸部 132 的最大厚度过大,则不利于引线 150 的打线过程。从图 8 中可以看出,该金属层 133 的顶面 1331 是倾斜的,即顶面 1331 相对于第三介质层 113 的表面是倾斜的,由此顶面 1331 与第三介质层 113 之间的夹角可以为角度 b ,引线 150 的端部在顶面 1331 上,因此引线 150 与顶面 1331 之间有夹角,即角度 a ,引线 150 与顶面 1331 的夹角可以理解为引线 150 的切线与顶面 1331 的夹角。在本公开实施例中,角度 a 可以大于角度 b ,即顶面 1331 相对较平缓,也就是延伸部 132 的顶面较为平缓,由此,延伸部 132 靠近芯片 140 的端部厚度较小,有利于打线。在进行打线时,为保证引线 150 具有良好的弧度,保证引线 150 具有良

好的稳定性，因此角度 a 的范围应较大些，因此角度 a 可以大于角度 b 。同时，在引线 150 的端部引到金属层 133 上时，需要使用劈刀压合引线 150，由于劈刀的底部是弧形的，通过设置平缓的顶面 1331，使得劈刀的底部的切面基本上与顶面 1331 平行，劈刀在进行压合切断时，能够使得引线 150 整体受压，提高引线压合成型的均匀性和稳定性，进而提高引线 150 的稳定性。在本公开实施例中，角度 b 的范围可以在 $8-10^\circ$ 之间，例如 9° ，角度 a 的范围可以在 $15-20^\circ$ 之间，例如 16° 或 17° 。

如图 7-图 8 所示，在本公开实施例中，延伸部 132 靠近芯片 140 的端部的厚度大于延伸部 132 远离芯片 140 的端部的厚度，进而有利于引线 150 的压合过程。若延伸部 132 靠近芯片 140 的端部的厚度小于延伸部 132 远离芯片 140 的端部的厚度，则引线 150 与顶面 1331 的角度 a 变得更大，劈刀的底面无法良好的匹配到引线 150 上，由此不利于引线 150 的压合过程，不利于形成稳定的引线 150。

如图 7-图 8 所示，本公开实施例中，通过形成倾斜状的延伸部 132，进而形成倾斜状的金属层 133，在进行引线 150 的压合过程中，可以提高引线 150 的稳定性。

如图 9 所示，(a) 图表示延伸部 132 的简要示意图，(b) 图表示竖直部 221 的简要示意图。延伸部 132 的顶面 1321 呈倾斜状，竖直部 221 的侧壁 1221a 是倾斜的。延伸部 132 的顶面 1321 可以有利于引线 150 的稳定性，竖直部 221 的侧壁 1221a 可以有利于金属填充。同时，延伸部 1221 的侧壁 1221a 具有第一斜率，延伸部 132 的顶面 1321 具有第二斜率，第一斜率的绝对值大于第二斜率的绝对值。第一斜率的角度小于 90° 。若第一斜率的绝对值小于第二斜率的绝对值，即第二斜率的角度会更大，则顶面 1321 变得陡峭，进而不利于引线 150 的形成过程。

如图 10 所示，本公开实施例还提出另一种第二重布线层 130，该第二重布线层 130 中未显示出金属层。该第二重布线层 130 包括主体部 131 和延伸部 132。延伸部 132 位于主体部 131 上。延伸部 132 具有倾斜斜面。在竖直方向上，延伸部 132 靠近芯片 140 的端部具有较大的厚度，延伸部 132 远离芯片 140 的端部具有较小的厚度。延伸部 132 的中心线 S2 偏离主体部 131 的中心线 S1，且延伸部 132 的中心线 S2 更加靠近芯片 140，也就是延伸部 132 的中心线 S2 向芯片 140 偏移，即从图 10 中可以看出，延伸部 132 的右侧的端部至主体部 131 的距离大于延伸部 132 的左侧的端部至主体部 131 的距离。由于延伸部 132 的较大厚度的端部至芯片 140 的距离更近，有利于芯片 140 的引线压合过程，提高引线的稳定性和均匀性。

如图 11 所示，本公开实施例还提出另一种第二重布线层 130。该第二重布线层 130 可以包括主体部 131、延伸部 132 和凹陷部 134。由于会在第三介质层 113 中形成开口，在电镀过程中，开口的内壁和第三介质层 113 的顶面会同时生长金属材料，且由于开口具有一定的深度。在电镀过程中，在开口内部的电镀液更新不及时，金属离子无法及时在开口内部沉积，因此开口内部的金属层生长速率慢，因此会在延伸部 132 和主体部 131 中形成凹陷部 134，即凹陷部 134 位于延伸部 132 和主体部 131 中，即从延伸部 132 延伸至主体部 131 中。主体部 131 仍位于第三介质层 113 中，延伸部 132 位于第三介质层 113 的顶面上，即延伸部 132 突出于第三介质层 113。由于凹陷部 134 的存在，不利于引线的操作过程，由此本实施例通过在凹陷部 134 中形成金球 135，由此可以将金球 135 当作第二重布线层 130 的一部分，即第二重布线层 130 包括金球 135。金球 135 可以与凹陷部 134 的侧壁接触，还可以与凹陷部 134 的底面接触。金球 135 位于凹陷部 134 中，金球 135 与凹陷部 134 的侧壁之间还有间隙。当然，在一些实施例中，金球 135 的底部还可以发生形变，使得金球 135 和凹陷部 134 的侧壁之间不存在间隙，即可以增加金球 135 和凹陷部 134 的接触面积。同时金球 135 的顶面高于延伸部 132 的顶面，即金球 135 的高度大于凹陷部 134 的深度。由于金球 135 更高，因此引线 150 可以直接压合在金球 135 上，由于二者材料相同，因此结合力较高，有利于打线过程。同时，由于引线 150 压合在金球 135 上时，还可以增加金球 135 和凹陷部 134 的结合力。在一些实施例中，金球 135 的高度可以比凹陷部 134 的深度大 $2\mu\text{m}$ 。金球 135 的高度例如是 $8-10\mu\text{m}$ ，凹陷部 134 的深度例如是 $6-8\mu\text{m}$ 。

如图 1 所示，本公开实施例还提出一种封装结构 100，该封装结构 100 可以包括介质层 110、第一重布线层 120、第二重布线层 130、芯片 140 和引线 150。第一重布线层 120 位于介质层 110 中，第二重布线层 130 位于第一重布线层 130 上，第一重布线层 120 与第二重布线层 130 电连接，第二重布线层 130 的顶部突出于介质层 110。芯片 140 位于介质层 110 上，引线 150 连接芯片 140 和第二重布线层 130。介质层 110 可以包括第一介质层 111 至第四介质层 114。第一介质层 111 位

于第四介质层 114 上，第二介质层 112 位于第一介质层 111 上，第三介质层 113 位于第二介质层 112 上。第一介质层 111 至第三介质层 113 的厚度相同，第四介质层 114 的厚度小于第一介质层 111 的厚度。该封装结构 100 中介质层 110 可以具有更小的厚度，进而使得该封装结构 100 可以具有更小的封装体积。

- 5
- 10
- 15
- 如图 12 所示，本公开实施例提出一种封装器件 10，该封装器件 10 可以包括基板 200 和封装结构 100。基板 200 例如是 PCB、柔性基板或带状基板，封装结构 100 可以参考上述结构。该封装结构 10 可以应用到电子设备中。该电子设备可以包括以下中一种或多种：例如，智能电话、平板个人计算机(PC)、移动电话、视频电话、电子书(e-book)阅读器、台式 PC、膝上型 PC、上网本计算机、工作站、服务器、个人数字助手(PDA)、便携式多媒体播放器(PMP)、MPEG-1 音频层 3(MP3)播放器、移动医疗设备、相机、家用电器、医疗设备、物联网(IoT)设备和可穿戴设备。可穿戴设备可以是配件类型、织物或服装类型、身体附着类型或可植入电路类型。配件型可穿戴设备可以是例如手表、戒指、手链、脚链、项链、眼镜、隐形眼镜或头戴式设备(HMD)。

综上所述，本公开实施例提出一种封装结构和封装器件，通过使用厚度较小的再分布基板来支撑芯片，由此可以缩小封装结构的厚度。同时，由于第二重分布层的顶部突出于介质层，有利于引线直接连接在第二重分布层上，有利于引线的形成过程。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

权 利 要 求 书

- 1、一种封装结构（100），包括：
介质层（110）；
第一重布线层（120），位于所述介质层中；
5 第二重布线层（130），位于所述第一重布线层上，所述第一重布线层与所述第二重布线层电连接，所述第二重布线层的顶部突出于所述介质层；
芯片（140），位于所述介质层上；
引线（150），连接所述芯片和所述第二重布线层。
- 10 2、根据权利要求1所述的封装结构，其中，所述第二重布线层包括：
主体部，位于所述介质层中；
延伸部，位于所述主体部上，延伸至所述介质层的顶面上。
- 15 3、根据权利要求2所述的封装结构，其中，在竖直方向上，所述主体部的厚度大于所述延伸部的厚度。
- 4、根据权利要求2或3所述的封装结构，其中，在水平方向上，所述延伸部的顶面与所述介质层的顶面之间有夹角。
- 20 5、根据权利要求4所述的封装结构，其中，所述延伸部靠近所述芯片的端部的厚度大于所述延伸部远离所述芯片的端部的厚度。
- 6、根据权利要求4所述的封装结构，其中，所述延伸部的中心线偏离所述主体部的中心线，所述延伸部的中心线向所述芯片偏移。
- 25 7、根据权利要求2-6任一所述的封装结构，其中，所述第二重布线层还包括：
金属层，共形地设置在所述延伸部上；
其中，所述金属层的厚度小于所述延伸部的厚度。
- 30 8、根据权利要求7所述的封装结构，其中，所述引线连接在所述金属层上，所述金属层与所述引线之间的角度大于所述金属层的顶面与所述介质层的顶面之间的夹角。
- 9、根据权利要求1-3任一所述的封装结构，其中，所述第一重分布层包括：
下导电图案，位于所述介质层的底部，所述下导电图案在所述介质层中水平延伸；
35 中间导电图案，位于所述介质层的中部，连接所述下导电图案；
上导电图案，位于所述介质层的上部，连接所述中间导电图案。
- 10、根据权利要求9所述的封装结构，其中，所述主体部的材料与所述上导电图案的材料不同，所述主体部的硬度大于所述上导电图案的硬度。

- 11、根据权利要求 9 所述的封装结构，其中，所述中间导电图案包括：
 竖直部，连接所述下导电图案；
 水平部，连接所述竖直部，在所述介质层中水平延伸；
5 其中，在竖直方向上，所述竖直部的厚度大于所述水平部的厚度。
 其中，在水平方向上，所述竖直部的宽度小于所述主体部的宽度。
- 12、根据权利要求 11 所述的封装结构，其中，所述竖直部的侧壁有第一斜率，所述延伸部的顶面有第二斜率，所述第一斜率的绝对值大于所述第二斜率的绝对值。
- 10 13、根据权利要求 11 所述的封装结构，其中，所述主体部连接所述上导电图案，所述主体部的厚度大于所述水平部的厚度。
- 15 14、根据权利要求 1-3 任一所述的封装结构，其中，所述第二重布线层位于所述芯片的两侧，且两侧的所述第二重布线层至所述芯片的间距不同。
- 15、根据权利要求 2 所述的封装结构，其中，所述第二重布线层还包括：
 凹陷部，从所述延伸部延伸至所述主体部中；
 金球，位于所述凹陷部中，所述引线连接在所述金球上；
20 其中，所述金球的高度大于所述凹陷部的深度。
- 16、根据权利要求 1-3 任一所述的封装结构，其中，所述芯片包括：
 第一芯片，位于所述介质层上，
 第二芯片，偏移地设置在所述第一芯片上；
25 第三芯片，偏移地设置在所述第二芯片上；
 第四芯片，偏移地设置在所述第三芯片上；
 其中，所述第二芯片、所述第三芯片的偏移方向相同，所述第四芯片的偏移方向与所述第三芯片的偏移方向相反。
- 30 17、根据权利要求 16 所述的封装结构，其中，所述第一芯片和所述第二芯片通过所述引线连接，所述第一芯片通过所述引线连接所述第二重布线层，所述第四芯片和所述第三芯片通过所述引线连接，所述第三芯片通过所述引线连接所述第二重布线层。
- 35 18、根据权利要求 17 所述的封装结构，其中，所述第二芯片至所述第一芯片的所述引线的长度等于所述第四芯片至所述第三芯片的所述引线的长度。
- 19、根据权利要求 17 所述的封装结构，其中，所述第二重布线层至所述第一芯片的第一距离大于所述第二重布线层至所述第三芯片的第二距离。

- 20、一种封装结构，包括：
- 介质层（110）；
- 第一重布线层（120），位于所述介质层中；
- 第二重布线层（130），位于所述第一重布线层上，所述第一重布线层与所述第二重布线层电连接，所述第二重布线层的顶部突出于所述介质层；
- 芯片（140），位于所述介质层上；
- 引线（150），连接所述芯片和所述第二重布线层；
- 其中，所述介质层（110）包括：
- 第一介质层（111），位于第四介质层（114）上；
- 第二介质层（112），位于所述第一介质层上；
- 第三介质层（113），位于第二介质层上，所述第三介质层的厚度等于所述第一介质层的厚度，所述第四介质层的厚度小于所述第一介质层的厚度，所述第一介质层的厚度等于所述第二介质层的厚度。
- 21、一种封装器件（10），包括：
- 基板（200）；
- 权利要求 1-19 任一所述的封装结构（100），所述封装结构设置在所述基板上。