


[図1]




[図2]


20
21
22
13c
10a
1111a
10e
40
1
112
13a
1111b
W
111a
2
2a3
2a2
2a1
13b
11
1110a
13
111b
10
10s
1111
1110
111
30
31b
32b
31a
32a
31
32
2a


[図3]


1
R2
CE3
BE2
CE2
AX
W
111a
CE1
BE1
R1
1111d
111b
ER
10s
10
11
1111
1110
31am
31a
62
65
52
50(32a)
61
70
51
43f
43s
43p
41f
41s
41p
42f
42s
42p


[図4]


50
BE1へ
BE2へ
61
62
61db
61r
61da
62db
62r
62da
61i
61nb
62i
62nb
612
611
624
623
61na
62na
612c
611c
624c
623c
51
52
70b
70a
70


[図5]


パルス制御信号
L1
L2
反転信号
L1
L2
第1及び第3の
スイッチング素子の状態
閉
開
第2及び第4の
スイッチング素子の状態
閉
開
第1のスイッチング回路
の出力電圧
0
第2のスイッチング回路
の出力電圧
0
時間


[図6]




[図7]




[図8]


1A
R2
CE3
BE2
CE2
AX
BE1
W
111a
CE1
BE3
R1
1111d
111b
ER
10s
10
11
1111
1110
31am
31a
62
65
52
53
63
50A(32a)
61
51
70

[図9]


1
R2
CE3
BE2
CE2
AX
W
111a
CE1
BE1
R1
1111d
111b
ER
10s
10
11
1111
1110
31am
31a
62
65
52
50(32a)
61
70
51
43f
43s
43p
41f
41s
41p
42f
42s
42p

[図10]


処理回路
130
ネットワーク
1228
表示装置
1210
表示装置制御器
1208
ネットワーク
制御器
1206
メモリ
1202
CPU
1200
バス
1226
ディスク
1204
記憶装置制御器
1224
I／Oインター
フェース
1212
キーボード
マウス
1214
タッチ
パネル
1216
周辺機器
1218