

明 細 書

発明の名称： プラズマ処理装置

技術分野

[0001] 本開示は、プラズマ処理装置に関する。

背景技術

[0002] 特許文献1には、プラズマシースがエッジリングの浸食によりエッジリングに隣接して下がると、可変コンデンサのキャパシタンスが、基板のエッジ付近のRF振幅に影響を及ぼすように調整されることが開示されている。

先行技術文献

特許文献

[0003] 特許文献1：特開2017-130659号公報

発明の概要

発明が解決しようとする課題

[0004] 本開示は、周波数が異なる複数のバイアスRF信号に対する制御性を向上させることができるプラズマ処理装置を提供する。

課題を解決するための手段

[0005] 本開示の一態様によるプラズマ処理装置は、チャンバと、第1バイアス信号を供給するように構成される第1バイアス電源と、第2バイアス信号を供給するように構成される第2バイアス電源と、チャンバ内で基板及びエッジリングを支持する基板支持器と、インピーダンス調整機構と、電気的パスと、を備える。基板支持器は、基板を支持する第1領域と、第1領域の周囲に設けられ、エッジリングを支持する第2領域と、第1領域内に設けられる第1バイアス電極と、第2領域内に設けられる第2バイアス電極と、第2領域内に設けられ接地されるインピーダンス調整電極と、を有するように構成され、インピーダンス調整機構は、第1バイアス信号を制御する第1インピーダンス調整機構と、インピーダンス調整電極と第1インピーダンス調整機構との間に接続され、第2バイアス信号を遮断するアイソレータと、第2バイ

アス信号を制御する第2インピーダンス調整機構と、を有し、アイソレータ及び第1インピーダンス調整機構と、第2インピーダンス調整機構とが並列接続されて、インピーダンス調整電極に接続されるように構成され、電気的パスは、第1バイアス電源及び第2バイアス電源と、第1バイアス電極及び第2バイアス電極とを接続するように構成される。

発明の効果

[0006] 本開示によれば、周波数が異なる複数のバイアスRF信号に対する制御性を向上させることができる。

図面の簡単な説明

[0007] [図1]図1は、本開示の第1実施形態におけるプラズマ処理装置の構成の一例を示す図である。

[図2]図2は、エッジリングの消耗とチルティングとの関係の一例を示す図である。

[図3]図3は、第1実施形態におけるインピーダンス調整機構の回路構成の一例を示す図である。

[図4]図4は、第1実施形態におけるインピーダンス調整機構の回路構成の他の一例を示す図である。

[図5]図5は、可変コンデンサの静電容量とリアクタンスとの関係の一例を示すグラフである。

[図6]図6は、可変コンデンサの静電容量とリアクタンスとの関係の一例を示すグラフである。

[図7]図7は、複数の可変コンデンサ間の影響の一例を示すグラフである。

[図8]図8は、複数の可変コンデンサ間の影響の一例を示すグラフである。

[図9]図9は、第1実施形態における複数の可変コンデンサの調整の一例を示す図である。

[図10]図10は、参考例におけるエッジリング消耗量の一例を示す図である。

[図11]図11は、変形例1におけるエッジリング消耗量の一例を示す図であ

る。

[図12]図12は、変形例1におけるシース電位と可変コンデンサの容量との関係の一例を示す図である。

[図13]図13は、エッチングレートの偏りの一例を示す図である。

[図14]図14は、変形例2における導電バーの配置の一例を示す図である。

[図15]図15は、変形例3における導電バーの配置の一例を示す図である。

[図16]図16は、変形例4における導電バーの配置の一例を示す図である。

[図17]図17は、変形例5における導電バーの配置の一例を示す図である。

[図18]図18は、変形例6における電氣的パスの構成の一例を示す図である。

。

[図19]図19は、第2実施形態におけるプラズマ処理装置の構成の一例を示す図である。

[図20]図20は、第2実施形態におけるエッジリング側の独立制御性の一例を示す図である。

発明を実施するための形態

[0008] 以下に、開示するプラズマ処理装置の実施形態について、図面に基づいて詳細に説明する。なお、以下の実施形態により開示技術が限定されるものではない。

[0009] プラズマ処理装置では、基板とエッジリングとの電位差によってプラズマシースの厚みが異なる場合がある。例えば、エッジリングが消耗すると、エッジリングの上部のプラズマシースの高さが低下（シース厚みが増加）する場合がある。このため、基板の周縁部では、電界の向きが基板と垂直にならずにイオンの軌道が傾き、エッチングホールが斜めに傾くチルティング（インナーチルト）が発生することがある。これに対し、例えば、エッジリング側の電位を独立して制御することが考えられる。ところが、バイアス電源として、例えば2つの異なる周波数のバイアスRF信号を用いる場合、一方の周波数における電位は制御できるが、他方の周波数における電位は制御できない場合がある。そこで、周波数が異なる複数のバイアスRF信号に対する

制御性を向上させることが期待されている。

[0010] (第1実施形態)

[プラズマ処理装置1の構成]

以下に、プラズマ処理システムの構成例について説明する。図1は、本開示の第1実施形態におけるプラズマ処理装置の構成の一例を示す図である。プラズマ処理システムは、誘導結合型のプラズマ処理装置1及び制御部2を含む。誘導結合型のプラズマ処理装置1は、プラズマ処理チャンバ10、ガス供給部20、電源30及び排気システム40を含む。プラズマ処理チャンバ10は、誘電体窓101を含む。また、プラズマ処理装置1は、基板支持部11、ガス導入部及びアンテナ14を含む。基板支持部11は、プラズマ処理チャンバ10内に配置される。アンテナ14は、プラズマ処理チャンバ10上又はその上方（すなわち誘電体窓101上又はその上方）に配置される。プラズマ処理チャンバ10は、誘電体窓101、プラズマ処理チャンバ10の側壁102及び基板支持部11により規定されたプラズマ処理空間10sを有する。プラズマ処理チャンバ10は、少なくとも1つの処理ガスをプラズマ処理空間10sに供給するための少なくとも1つのガス供給口と、プラズマ処理空間からガスを排出するための少なくとも1つのガス排出口とを有する。プラズマ処理チャンバ10は接地される。

[0011] 基板支持部11は、本体部111及びリングアセンブリ112を含む。本体部111は、基板Wを支持するための中央領域111aと、リングアセンブリ112を支持するための環状領域111bとを有する。ウェハは基板Wの一例である。本体部111の環状領域111bは、平面視で本体部111の中央領域111aを囲んでいる。基板Wは、本体部111の中央領域111a上に配置され、リングアセンブリ112は、本体部111の中央領域111a上の基板Wを囲むように本体部111の環状領域111b上に配置される。従って、中央領域111aは、基板Wを支持するための基板支持面とも呼ばれ、環状領域111bは、リングアセンブリ112を支持するためのリング支持面とも呼ばれる。なお、基板支持部11は、基板支持器の一例で

あり、中央領域 1 1 1 a は、第 1 領域の一例であり、環状領域 1 1 1 b は、第 2 領域の一例である。また、以下の説明では、中央領域 1 1 1 a は、基板支持面 1 1 1 a と表す場合があり、環状領域 1 1 1 b は、リング支持面 1 1 1 b と表す場合がある。

[0012] 一実施形態において、本体部 1 1 1 は、基台 1 1 1 0、静電チャック 1 1 1 1 及び接着層 1 1 1 2 を含む。基台 1 1 1 0 は、導電性部材を含む。基台 1 1 1 0 の導電性部材は、後述する第 1 バイアス電極 3 4 及び第 2 バイアス電極 3 5 と接続される電氣的パス 3 8 の一部として機能し得る。基台 1 1 1 0 の底部には、給電ライン 3 3 a が接続される。なお、電氣的パス 3 8 には給電ライン 3 3 a も含まれる。静電チャック 1 1 1 1 は、接着層 1 1 1 2 を介して基台 1 1 1 0 の上に配置される。静電チャック 1 1 1 1 は、基台 1 1 1 0 の上に配置される。静電チャック 1 1 1 1 は、セラミック部材 1 1 1 1 a とセラミック部材 1 1 1 1 a 内に配置される静電電極 1 1 1 1 b とを含む。セラミック部材 1 1 1 1 a は、中央領域 1 1 1 a を有する。一実施形態において、セラミック部材 1 1 1 1 a は、環状領域 1 1 1 b も有する。なお、環状静電チャックや環状絶縁部材のような、静電チャック 1 1 1 1 を囲む他の部材が環状領域 1 1 1 b を有してもよい。この場合、リングアセンブリ 1 1 2 は、環状静電チャック又は環状絶縁部材の上に配置されてもよく、静電チャック 1 1 1 1 と環状絶縁部材の両方の上に配置されてもよい。また、後述する RF (Radio Frequency) 電源 3 1 及び／又は DC (Direct Current) 電源 3 2 に結合される少なくとも 1 つの RF／DC 電極がセラミック部材 1 1 1 1 a 内に配置されてもよい。この場合、少なくとも 1 つの RF／DC 電極がバイアス電極として機能する。つまり、後述する第 1 バイアス電極 3 4 及び第 2 バイアス電極 3 5 は、電氣的パス 3 8 を介して RF 電源 3 1 及び／又は DC 電源 3 2 に電氣的に接続される。なお、基台 1 1 1 0 の導電性部材と少なくとも 1 つの RF／DC 電極とが複数のバイアス電極として機能してもよい。また、静電電極 1 1 1 1 b がバイアス電極として機能してもよいし、第 1 バイアス電極 3 4 が静電電極として

機能してもよい。従って、基板支持部 11 は、少なくとも 1 つのバイアス電極を含む。

[0013] リングアセンブリ 112 は、1 又は複数の環状部材を含む。一実施形態において、1 又は複数の環状部材は、1 又は複数のエッジリングと少なくとも 1 つのカバーリングとを含む。エッジリングは、導電性材料又は絶縁材料で形成され、カバーリングは、絶縁材料で形成される。

[0014] また、基板支持部 11 は、静電チャック 1111、リングアセンブリ 112 及び基板 W のうち少なくとも 1 つをターゲット温度に調節するように構成される温調モジュールを含んでもよい。温調モジュールは、ヒータ、伝熱媒体、流路 1110a、又はこれらの組み合わせを含んでもよい。流路 1110a には、ブラインやガスのような伝熱流体が流れる。一実施形態において、流路 1110a が基台 1110 内に形成され、1 又は複数のヒータが静電チャック 1111 のセラミック部材 1111a 内に配置される。また、基板支持部 11 は、基板 W の裏面と中央領域 111a との間の間隙に伝熱ガスを供給するように構成された伝熱ガス供給部を含んでもよい。

[0015] 静電チャック 1111 は、基板支持面 111a の下部において、基板支持面 111a 側から順に、静電電極 1111b と第 1 バイアス電極 34 とを内部に備え、誘電体、例えばセラミックスで形成される。また、静電チャック 1111 は、リング支持面 111b の下部において、リング支持面 111b 側から順に、インピーダンス調整電極 50 と第 2 バイアス電極 35 とを内部に備える。第 1 バイアス電極 34 は、基台 1110 の貫通孔 36a 内を通る導電体 36b を介して、例えば基台 1110 の底部と接続される。なお、貫通孔 36a の内部には、図示しない絶縁スリーブが設けられ、貫通孔 36a 内において、基台 1110 と導電体 36b とは電氣的に絶縁されている。第 2 バイアス電極 35 は、基台 1110 の貫通孔 37a 内を通る導電体 37b を介して、例えば基台 1110 の底部と接続される。なお、貫通孔 37a の内部には、図示しない絶縁スリーブが設けられ、貫通孔 37a 内において、基台 1110 と導電体 37b とは電氣的に絶縁されている。

[0016] すなわち、第1バイアス電極34及び第2バイアス電極35は、導電体36b、37b、基台1110及び給電ライン33aを介して、後述する整合回路33に接続され、電氣的パス38が形成される。なお、第1バイアス電極34及び第2バイアス電極35と、基台1110との接続は、導電性部材に限定されず、例えば、磁気共鳴、容量結合及び誘導結合等のバイアスRF信号を供給可能な手法であればよい。つまり、電氣的パス38は、バイアス電源（例えば、後述する第1バイアスRF生成部31b）と、第1バイアス電極34と、第2バイアス電極35とを接続するように構成される。また、電氣的パス38は、後述する第1バイアスRF生成部31b及び第2バイアスRF生成部31cが基台1110に接続されず、第1バイアスRF生成部31b及び第2バイアスRF生成部31cと、第1バイアス電極34及び第2バイアス電極35とが直接接続されるようにしてもよい。なお、第2バイアス電極35は、後述する第1バイアスRF生成部31bから供給されるLF電力の異常放電を抑制する機能もある。

[0017] インピーダンス調整電極50は、インピーダンス調整機構51を介して接地される。インピーダンス調整機構51は、第2バイアス電極35から供給されるRF信号（電気バイアス）の一部について接地（アース）側に流す量を調整する。インピーダンス調整電極50によって、RF信号のうち接地側に流す量を調整することで、リングアセンブリ112の電位を調整し、チルト角の制御、及び／又は、エッチングレートの調整に利用する。インピーダンス調整電極50は、静電チャック1111内に、少なくとも1つ設けられる。インピーダンス調整電極50は、複数設けられる場合、例えば、基板支持部11の周方向に2つ以上設けられ、インピーダンス調整機構51もインピーダンス調整電極50と対応する数が設けられる。また、インピーダンス調整電極50は、基板支持部11の径方向に2つ以上設けられるようにしてもよい。さらに、インピーダンス調整電極50は、基板支持部11の周方向及び径方向それぞれに2つ以上設けられるようにしてもよい。なお、インピーダンス調整電極50は、第2バイアス電極35と平行になるように配置さ

れる。

[0018] 第1バイアス電極34及び第2バイアス電極35は、基板W及びリングアセンブリ112に可能な限り近付けることで、基板W及びリングアセンブリ112と静電チャック1111のセラミックスと当該電極とで構成されるコンデンサのインピーダンスを小さくする。これにより、第1バイアス電極34及び第2バイアス電極35と、基板W及びリングアセンブリ112との間のそれぞれの電位差を小さくする。同様に、第1バイアス電極34及び静電電極1111bと、第2バイアス電極35及びインピーダンス調整電極50とでそれぞれ構成されるコンデンサのインピーダンスも小さくなる。また、静電電極1111b及び基板Wと、インピーダンス調整電極50及びリングアセンブリ112とでそれぞれ構成されるコンデンサのインピーダンスも小さくなる。

[0019] なお、基板支持面111aの下部においても、インピーダンス調整電極を設け、当該インピーダンス調整電極と接続されるインピーダンス調整機構を設けてもよい。

[0020] ガス導入部は、ガス供給部20からの少なくとも1つの処理ガスをプラズマ処理空間10s内に導入するように構成される。一実施形態において、ガス導入部は、中央ガス注入部（CGI：Center Gas Injector）13を含む。中央ガス注入部13は、基板支持部11の上方に配置され、誘電体窓101に形成された中央開口部に取り付けられる。中央ガス注入部13は、少なくとも1つのガス供給口13a、少なくとも1つのガス流路13b、及び少なくとも1つのガス導入口13cを有する。ガス供給口13aに供給された処理ガスは、ガス流路13bを通過してガス導入口13cからプラズマ処理空間10s内に導入される。なお、ガス導入部は、中央ガス注入部13に加えて又はその代わりに、側壁102に形成された1又は複数の開口部に取り付けられる1又は複数のサイドガス注入部（SGI：Side Gas Injector）を含んでもよい。

[0021] ガス供給部20は、少なくとも1つのガスソース21及び少なくとも1つ

の流量制御器 22 を含んでもよい。一実施形態において、ガス供給部 20 は、少なくとも 1 つの処理ガスを、それぞれに対応のガスソース 21 からそれぞれに対応の流量制御器 22 を介してガス導入部に供給するように構成される。各流量制御器 22 は、例えばマスフローコントローラ又は圧力制御式の流量制御器を含んでもよい。さらに、ガス供給部 20 は、少なくとも 1 つの処理ガスの流量を変調又はパルス化する 1 又はそれ以上の流量変調デバイスを含んでもよい。

[0022] 電源 30 は、少なくとも 1 つのインピーダンス整合回路を介してプラズマ処理チャンバ 10 に結合される RF 電源 31 を含む。RF 電源 31 は、少なくとも 1 つの RF 信号 (RF 電力) を、少なくとも 1 つの第 1 バイアス電極 34、第 2 バイアス電極 35 及びアンテナ 14 に供給するように構成される。これにより、プラズマ処理空間 10s に供給された少なくとも 1 つの処理ガスからプラズマが形成される。従って、RF 電源 31 は、プラズマ処理チャンバ 10 において 1 又はそれ以上の処理ガスからプラズマを生成するように構成されるプラズマ生成部の少なくとも一部として機能し得る。また、バイアス RF 信号を少なくとも 1 つの第 1 バイアス電極 34 及び第 2 バイアス電極 35 に供給することにより、基板 W にバイアス電位が発生し、形成されたプラズマ中のイオンを基板 W に引き込むことができる。

[0023] 一実施形態において、RF 電源 31 は、ソース RF 生成部 31a、第 1 バイアス RF 生成部 31b 及び第 2 バイアス RF 生成部 31c を含む。ソース RF 生成部 31a は、アンテナ 14 に結合され、少なくとも 1 つのインピーダンス整合回路を介してプラズマ生成用のソース RF 信号 (ソース RF 電力) を生成するように構成される。一実施形態において、ソース RF 信号は、10MHz ~ 150MHz の範囲内の周波数を有する。一実施形態において、ソース RF 生成部 31a は、異なる周波数を有する複数のソース RF 信号を生成するように構成されてもよい。生成された 1 又は複数のソース RF 信号は、アンテナ 14 に供給される。

[0024] 第 1 バイアス RF 生成部 31b は、整合回路 33、給電ライン 33a 及び

基台 1 1 1 0 を介して第 1 バイアス電極 3 4 及び第 2 バイアス電極 3 5 に結合され、第 1 バイアス R F 信号（以下、L F 1 電力ともいう。）を生成するように構成される。生成された第 1 バイアス R F 信号は、第 1 バイアス電極 3 4 及び第 2 バイアス電極 3 5 に供給される。一実施形態において、第 1 バイアス R F 信号は、ソース R F 信号の周波数よりも低い周波数を有する。一実施形態において、第 1 バイアス R F 信号は、1 0 0 k H z ~ 5 M H z の範囲内の周波数を有する。生成された第 1 バイアス R F 信号は、少なくとも 1 つの第 1 バイアス電極 3 4 及び第 2 バイアス電極 3 5 に供給される。

[0025] 第 2 バイアス R F 生成部 3 1 c は、整合回路 3 3、給電ライン 3 3 a 及び基台 1 1 1 0 を介して第 1 バイアス電極 3 4 及び第 2 バイアス電極 3 5 に結合され、第 2 バイアス R F 信号（以下、L F 2 電力ともいう。）を生成するように構成される。生成された第 2 バイアス R F 信号は、第 1 バイアス電極 3 4 及び第 2 バイアス電極 3 5 に供給される。第 2 バイアス R F 信号の周波数は、ソース R F 信号の周波数と同じであっても異なってもよい。第 2 バイアス R F 信号の周波数は、第 1 バイアス R F 信号の周波数よりも高い周波数を有する。一実施形態において、第 2 バイアス R F 信号は、1 M H z ~ 6 0 M H z の範囲内の周波数を有する。生成された第 2 バイアス R F 信号は、少なくとも 1 つの第 1 バイアス電極 3 4 及び第 2 バイアス電極 3 5 に供給される。また、種々の実施形態において、ソース R F 信号、第 1 バイアス R F 信号及び第 2 バイアス R F 信号のうち少なくとも 1 つがパルス化されてもよい。さらに、第 1 バイアス R F 信号及び第 2 バイアス R F 信号のうち少なくとも 1 つは、少なくとも 2 つのパワーレベルを有してもよい。

[0026] 整合回路 3 3 は、第 1 バイアス R F 生成部 3 1 b、第 2 バイアス R F 生成部 3 1 c 及び基板支持部 1 1（基台 1 1 1 0）に接続される。整合回路 3 3 は、第 1 バイアス R F 信号が第 1 バイアス R F 生成部 3 1 b から整合回路 3 3 を介して基板支持部 1 1 に供給されるのを可能にする。また、整合回路 3 3 は、第 2 バイアス R F 信号が第 2 バイアス R F 生成部 3 1 c から整合回路 3 3 を介して基板支持部 1 1 に供給されるのを可能にする。

- [0027] また、電源 3 0 は、プラズマ処理チャンバ 1 0 に結合される DC 電源 3 2 を含んでもよい。DC 電源 3 2 は、バイアス DC 生成部 3 2 a を含む。一実施形態において、バイアス DC 生成部 3 2 a は、少なくとも 1 つの第 1 バイアス電極 3 4 及び第 2 バイアス電極 3 5 に接続され、バイアス DC 信号を生成するように構成される。生成されたバイアス DC 信号は、少なくとも 1 つの第 1 バイアス電極 3 4 及び第 2 バイアス電極 3 5 に印加される。
- [0028] 種々の実施形態において、バイアス DC 信号は、パルス化されてもよい。この場合、電圧パルスのシーケンスが少なくとも 1 つの第 1 バイアス電極 3 4 及び第 2 バイアス電極 3 5 に印加される。電圧パルスは、矩形、台形、三角形又はこれらの組み合わせのパルス波形を有してもよい。一実施形態において、DC 信号から電圧パルスのシーケンスを生成するための波形生成部がバイアス DC 生成部 3 2 a と少なくとも 1 つの第 1 バイアス電極 3 4 及び第 2 バイアス電極 3 5 との間に接続される。従って、バイアス DC 生成部 3 2 a 及び波形生成部は、電圧パルス生成部を構成する。電圧パルスは、正の極性を有してもよく、負の極性を有してもよい。また、電圧パルスのシーケンスは、1 周期内に 1 又は複数の正極性電圧パルスと 1 又は複数の負極性電圧パルスとを含んでもよい。なお、バイアス DC 生成部 3 2 a は、RF 電源 3 1 に加えて設けられてもよく、第 1 バイアス RF 生成部 3 1 b 及び第 2 バイアス RF 生成部 3 1 c のうち少なくとも 1 つに代えて設けられてもよい。また、以下の説明において、第 1 バイアス信号は、第 1 バイアス RF 信号及び／又はバイアス DC 信号を含む場合があり、第 2 バイアス信号は、第 2 バイアス RF 信号及び／又はバイアス DC 信号を含む場合がある。
- [0029] アンテナ 1 4 は、1 又は複数のコイルを含む。一実施形態において、アンテナ 1 4 は、同軸上に配置された外側コイル及び内側コイルを含んでもよい。この場合、RF 電源 3 1 は、外側コイル及び内側コイルの双方に接続されてもよく、外側コイル及び内側コイルのうちいずれか一方に接続されてもよい。前者の場合、同一の RF 生成部が外側コイル及び内側コイルの双方に接続されてもよく、別個の RF 生成部が外側コイル及び内側コイルに別々に接

続されてもよい。

[0030] 排気システム40は、例えばプラズマ処理チャンバ10の底部に設けられたガス排出口10eに接続され得る。排気システム40は、圧力調整弁及び真空ポンプを含んでもよい。圧力調整弁によって、プラズマ処理空間10s内の圧力が調整される。真空ポンプは、ターボ分子ポンプ、ドライポンプ又はこれらの組み合わせを含んでもよい。

[0031] 制御部2は、本開示において述べられる種々の工程をプラズマ処理装置1に実行させるコンピュータ実行可能な命令を処理する。制御部2は、ここで述べられる種々の工程を実行するようにプラズマ処理装置1の各要素を制御するように構成され得る。一実施形態において、制御部2の一部又は全てがプラズマ処理装置1に含まれてもよい。制御部2は、処理部2a1、記憶部2a2及び通信インターフェース2a3を含んでもよい。制御部2は、例えばコンピュータ2aにより実現される。処理部2a1は、記憶部2a2からプログラムを読み出し、読み出されたプログラムを実行することにより種々の制御動作を行うように構成され得る。このプログラムは、予め記憶部2a2に格納されていてもよく、必要なときに、媒体を介して取得されてもよい。取得されたプログラムは、記憶部2a2に格納され、処理部2a1によって記憶部2a2から読み出されて実行される。媒体は、コンピュータ2aに読み取り可能な種々の記憶媒体であってもよく、通信インターフェース2a3に接続されている通信回線であってもよい。処理部2a1は、CPU (Central Processing Unit) であってもよい。記憶部2a2は、RAM (Random Access Memory)、ROM (Read Only Memory)、HDD (Hard Disk Drive)、SSD (Solid State Drive)、又はこれらの組み合わせを含んでもよい。通信インターフェース2a3は、LAN (Local Area Network) 等の通信回線を介してプラズマ処理装置1との間で通信してもよい。

[0032] [エッジリングの消耗とチルティングとの関係]

次に、図2を用いてエッジリングの消耗とチルティングとの関係について説明する。図2は、エッジリングの消耗とチルティングとの関係の一例を示す図である。図2に示す状態60は、エッジリングが消耗していない状態における基板Wの周縁部におけるプラズマシースの状態を示している。また、状態61は、基板Wの処理を所定期間行い、エッジリングの消耗が進んだ状態を示している。状態62は、状態61からさらに基板Wの処理を所定期間行い、エッジリングの消耗がさらに進んだ状態を示している。

[0033] 状態60では、未消耗のエッジリング112aの上面の高さは、基板Wの上面よりも高い位置にある。このため、プラズマシース64aは、基板Wの周縁部からエッジリング112aの上面にかけて持ち上がる状態となる。このとき、エッジリング112aの上面からプラズマシース64aまで間は、間隔65となっている。この場合、基板Wの周縁部では、電界の向き66aが基板Wの外側に向かって傾いており、穴67aに示すように、穴の底部が基板Wの外側に向かって傾くアウトーチルトが発生する。その後、エッジリング112aの消耗が進み、状態61に示すエッジリング112bとなる。

[0034] 状態61では、エッジリング112bの上面の高さは、基板Wの上面と略同一の位置にある。エッジリング112bに印加されるバイアス電力が状態60と同じ電力であるとする、プラズマシース64bは、基板Wの周縁部と略同一の高さとなる。このとき、エッジリング112bの上面からプラズマシース64bまで間は、バイアス電力が変わらないため、状態60と同様に間隔65となっている。この場合、基板Wの周縁部では、電界の向き66bが傾いておらず、穴67bに示すように、チルティングが発生していない。その後、エッジリング112bの消耗が進み、状態62に示すエッジリング112cとなる。

[0035] 状態62では、エッジリング112cの上面の高さは、基板Wの上面よりも低い位置にある。このため、プラズマシース64cは、基板Wの周縁部からエッジリング112cの上面にかけて下降する状態となる。このとき、エッジリング112cの上面からプラズマシース64cまで間は、バイアス電

力が変わらないため、状態60と同様に間隔65となっている。この場合、基板Wの周縁部では、電界の向き66cが基板Wの内側に向かって傾いており、穴67cに示すように、穴の底部が基板Wの内側に向かって傾くインナーチルトが発生する。本実施形態では、リングアセンブリ112に含まれるエッジリングの消耗量に応じて、リングアセンブリ112に印加されるバイアス電力を調整することで、基板Wの上面と、リングアセンブリ112の上面とにおけるプラズマシースの高さを略同一とする。本実施形態において、リングアセンブリ112に印加されるバイアス電力は、LF1電力及びLF2電力であり、インピーダンス調整電極50に接続されたインピーダンス調整機構51によって調整可能である。なお、以下の説明では、リングアセンブリ112に含まれるエッジリングを単にリングアセンブリ112と表す場合がある。

[0036] [インピーダンス調整機構の回路構成]

続いて、図3を用いてインピーダンス調整機構51の回路構成を説明する。図3は、第1実施形態におけるインピーダンス調整機構の回路構成の一例を示す図である。図3に示すように、インピーダンス調整機構51は、第1バイアスRF信号を制御する第1可変コンデンサ52と、第2バイアスRF信号を制御する第2可変コンデンサ53と、アイソレータ54とを有する。なお、以下の説明では、第1バイアスRF信号の周波数の一例として400kHzを用い、第2バイアスRF信号の周波数の一例として12.88MHzを用いている。

[0037] 第1可変コンデンサ52は、低周波側（400kHz）である第1バイアスRF信号（LF1電力）を制御可能とするために、静電容量の可変範囲を、例えば、200pF～2000pFとしている。第2可変コンデンサ53は、高周波側（12.88MHz）である第2バイアスRF信号（LF2電力）を制御可能とするために、静電容量の可変範囲を、例えば、10pF～475pFとしている。つまり、第1可変コンデンサ52は、インピーダンス調整機構51において高容量範囲を制御可能とし、第2可変コンデンサ5

3は、インピーダンス調整機構51において低容量範囲を制御可能としている。なお、以下の説明では、可変コンデンサをバリコン（バリアブルコンデンサ（VC:Variable Capacitor））と表す場合がある。例えば、第1可変コンデンサ52は、第1バリコン52と表す場合があり、第2可変コンデンサ53は、第2バリコン53と表す場合がある。

[0038] アイソレータ54は、インピーダンス調整電極50と第1可変コンデンサ52との間に接続され、第2バイアスRF信号を遮断する。つまり、アイソレータ54は、第1可変コンデンサ52よりもインピーダンス調整電極50側に、第1可変コンデンサ52と直列接続される。また、インピーダンス調整機構51は、第1可変コンデンサ52及びアイソレータ54と、第2可変コンデンサ53とが並列接続されて、インピーダンス調整電極50に接続される。

[0039] アイソレータ54は、コンデンサ54aとコイル54bとを有する。コンデンサ54a及びコイル54bは、並列共振回路を構成する。アイソレータ54は、第2バイアスRF信号の周波数（12.88MHz）を共振周波数とすることで、インピーダンス調整機構51側から流れてきた第2バイアスRF信号を遮断することができる。なお、アイソレータ54の並列共振回路の共振周波数は、第2バイアスRF信号の周波数近傍の周波数であってもよい。例えば、第2バイアスRF信号の周波数が12.88MHzである場合、アイソレータ54の並列共振回路の共振周波数は、13MHzであってもよい。また、アイソレータ54は、例えば、コイル等を用いて構成された、第1バイアスRF信号を通過させ、第2バイアスRF信号を遮断するローパスフィルタであってもよい。

[0040] また、第1可変コンデンサ52及び第2可変コンデンサ53は、他の回路定数の種類を含んだ回路構成であってもよい。この場合、第1可変コンデンサ52及び第2可変コンデンサ53は、それぞれ第1インピーダンス調整機構52及び第2インピーダンス調整機構53と表すことができる。第1インピーダンス調整機構52及び第2インピーダンス調整機構53とした場合に

における回路構成のバリエーションを図4を用いて説明する。

[0041] 図4は、第1実施形態におけるインピーダンス調整機構の回路構成の他の一例を示す図である。図4に示すように、第1インピーダンス調整機構52及び第2インピーダンス調整機構53は、回路170～174といった各種の構成が考えられる。回路170は、インダクタと可変コンデンサとを用いたLC直列回路である。回路171は、抵抗と可変コンデンサとを用いたRC直列回路である。回路172は、抵抗と可変抵抗とを用いたRR直列回路である。回路173は、高周波用のLC直列回路と、低周波用のRR直列回路とをスイッチSWで切替可能とした回路である。回路174は、高効率用のLC直列回路（インダクタL1、可変コンデンサC1）と、低効率用のLC直列回路（インダクタL2、可変コンデンサC2）とをスイッチSWで切替可能とした回路である。回路174は、グラフ175に示すように、スイッチSWを切り替えることで、調整範囲のワイドレンジ化を行ったものである。なお、図4において例示はしていないが、インピーダンス調整機構52、53は、可変インダクタを用いた回路構成としてもよい。

[0042] このように、第1インピーダンス調整機構52及び第2インピーダンス調整機構53では、調整する回路定数の種類（R、L、C）は問わず、可変抵抗、可変コンデンサ、可変インダクタ等を用いることができる。また、第1インピーダンス調整機構52及び第2インピーダンス調整機構53は、バイアスRF信号の周波数、パーツサイズ及び調整範囲に合わせて、1つ以上の可変機構（可変抵抗、可変コンデンサ、可変インダクタ等）を組合せてもよい。なお、第1インピーダンス調整機構52及び第2インピーダンス調整機構53は、ヒータ電流を通す必要がないので、可変抵抗や可変コンデンサを用いることができる。さらに、第1インピーダンス調整機構52及び第2インピーダンス調整機構53は、可変抵抗、可変コンデンサ、可変インダクタ及び直流電源のうち、少なくとも1つによって構成されるようにしてもよい。例えば、バイアスRF信号が高周波の場合、第2バイアス電極35とインピーダンス調整電極50との間のインピーダンス、及び、インピーダンス調

整電極50とリングアセンブリ112との間のインピーダンスが小さい値になる。このため、直流電源を用いて電位を制御することで、より効果的に電位を制御できる。

[0043] ここで、図5及び図6を用いて、第1バイアスRF信号及び第2バイアスRF信号における第1可変コンデンサ52の制御範囲について説明する。図5及び図6は、可変コンデンサの静電容量とリアクタンスとの関係の一例を示すグラフである。図5に示すグラフ70は、第1バイアスRF信号(400kHz)における第1可変コンデンサ52の静電容量CとリアクタンスXとの関係である。グラフ70に示すように、第1バイアスRF信号(400kHz)に対しては、リアクタンスXの制御幅71を900Ω程度取ることができる。制御幅71に対応する静電容量Cは、350pF~3000pF程度となる。また、リアクタンスXの制御幅71は、静電容量Cの下限を200pF程度まで広げると、1500Ω程度まで広げることができる。従って、上述のように、第1可変コンデンサ52の可変範囲を200pF~2000pFとすることができる。

[0044] 図6に示すグラフ72は、第2バイアスRF信号(12.88MHz)における第1可変コンデンサ52の静電容量CとリアクタンスXとの関係である。グラフ72に示すように、第2バイアスRF信号(12.88MHz)に対しては、リアクタンスXの制御幅73は、50Ω程度となる。制御幅73に対応する静電容量Cは、150pF~500pF程度となる。すなわち、第1可変コンデンサ52は、第2バイアスRF信号(12.88MHz)に対して、ほぼ制御幅がない状態である。これは、浮遊容量の影響であると考えられる。従って、第2バイアスRF信号(12.88MHz)に対しては、アイソレータ54で第1可変コンデンサ52側を遮断して第2可変コンデンサ53を用いてインピーダンスを調整する。

[0045] 次に、図7及び図8を用いて、第2バイアスRF信号(12.88MHz)の供給時における、第2可変コンデンサ53に対する第1可変コンデンサ52の静電容量の変化の影響について説明する。図7及び図8は、複数の可

変コンデンサ間の影響の一例を示すグラフである。図7に示すグラフ74では、第1可変コンデンサ52を200 pFに設定して第2バイアスRF信号を供給し、第2可変コンデンサ53の静電容量Cを変化させた場合における、第1可変コンデンサ52、第2可変コンデンサ53及びプラズマの各電流を示す。グラフ75は、第2可変コンデンサ53側の電流を示す。グラフ76は、プラズマの電流を示す。グラフ77は、第1可変コンデンサ52側の電流を示す。グラフ75～77に示すように、第2可変コンデンサ53の静電容量Cを10 pFから475 pFまで変化させると、プラズマの電流は減少し、第2可変コンデンサ53側の電流は増加する。一方、第1可変コンデンサ52側の電流は、ほぼ流れておらず変化しない。

[0046] 図8に示すグラフ78では、第1可変コンデンサ52を2000 pFに設定して第2バイアスRF信号を供給し、第2可変コンデンサ53の静電容量Cを変化させた場合における、第1可変コンデンサ52、第2可変コンデンサ53及びプラズマの各電流を示す。グラフ75aは、第2可変コンデンサ53側の電流を示す。グラフ76aは、プラズマの電流を示す。グラフ77aは、第1可変コンデンサ52側の電流を示す。グラフ75a～77aに示すように、第2可変コンデンサ53の静電容量Cを10 pFから475 pFまで変化させると、プラズマの電流は減少し、第2可変コンデンサ53側の電流は増加する。一方、第1可変コンデンサ52側の電流は、ほぼ流れておらず変化しない。このように、インピーダンス調整機構51では、アイソレータ54が機能しており、第1可変コンデンサ52の静電容量Cが200 pFから2000 pFに変化しても、第2バイアスRF信号には影響していないことがわかる。すなわち、第1可変コンデンサ52の静電容量Cを高容量に可変しても、第1可変コンデンサ52側に電流が流れ込まないことがわかる。

[0047] [可変コンデンサの調整例]

続いて、図9を用いて第1可変コンデンサ52及び第2可変コンデンサ53の調整例について説明する。図9は、第1実施形態における複数の可変コ

ンデンサの調整の一例を示す図である。図9では、図中左側から右側にかけて、リングアセンブリ112に含まれるエッジリングの消耗量に応じた第1可変コンデンサ52及び第2可変コンデンサ53の静電容量の調整例を示している。なお、図9では、第1バイアス電極34、第2バイアス電極35及び静電電極1111bは省略し、LF1電力及びLF2電力の流れを白抜き矢印で表している。また、LF1電力及びLF2電力の流れは、図9における相対的な表現であり、これに限定されない。なお、LF1電力及びLF2電力は、同時に供給されてもよいし、切り替えて供給されてもよい。

[0048] まず、図9中左側の未消耗のエッジリング112dの場合について説明する。第1可変コンデンサ52及び第2可変コンデンサ53の静電容量は、プラズマシース64dが、基板Wの上部と、エッジリング112dの上部とで一定の高さとなるように調整されている。例えば、第1可変コンデンサ52は、2000pFに調整され、第2可変コンデンサ53は、475pFに調整される。インピーダンス調整電極50にLF2電力(12.88MHz)が供給されると、LF2電力は、エッジリング112d側よりも、インピーダンス調整機構51側に多く流れる。つまり、LF2電力は、エッジリング112d側よりも、475pFに調整された第2可変コンデンサ53側に多く流れる。また、LF2電力は、アイソレータ54で遮断されるため、第1可変コンデンサ52側には、ほぼ流れない。つまり、LF2電力がインピーダンス調整電極50に供給された場合、インピーダンス調整機構51は、静電容量が475pFの容量性の負荷として見える。

[0049] インピーダンス調整電極50にLF1電力(400kHz)が供給されると、LF1電力は、エッジリング112d側よりも、インピーダンス調整機構51側に多く流れる。つまり、LF1電力は、エッジリング112d側よりも、2000pFに調整された第1可変コンデンサ52、及び、475pFに調整された第2可変コンデンサ53側に多く流れる。また、LF1電力は、アイソレータ54で遮断されず、第2可変コンデンサ53側よりも第1可変コンデンサ52側に多く流れる。つまり、LF1電力がインピーダンス

調整電極 50 に供給された場合、インピーダンス調整機構 51 は、静電容量が 2475 pF の容量性の負荷として見える。

[0050] 次に、図 9 中中央の消耗が進んだエッジリング 112e の場合について説明する。第 1 可変コンデンサ 52 及び第 2 可変コンデンサ 53 の静電容量は、プラズマシース 64e が、基板 W の上部と、エッジリング 112e の上部とで一定の高さとなるように調整されている。例えば、第 1 可変コンデンサ 52 は、1000 pF に調整され、第 2 可変コンデンサ 53 は、200 pF に調整される。インピーダンス調整電極 50 に LF2 電力 (12.88 MHz) が供給されると、LF2 電力は、エッジリング 112e 側と、インピーダンス調整機構 51 側とで同程度流れる。つまり、LF2 電力は、エッジリング 112e 側と、200 pF に調整された第 2 可変コンデンサ 53 側とで同程度流れる。また、LF2 電力は、アイソレータ 54 で遮断されるため、第 1 可変コンデンサ 52 側には、ほぼ流れない。つまり、LF2 電力がインピーダンス調整電極 50 に供給された場合、インピーダンス調整機構 51 は、静電容量が 200 pF の容量性の負荷として見える。

[0051] インピーダンス調整電極 50 に LF1 電力 (400 kHz) が供給されると、LF1 電力は、エッジリング 112e 側と、インピーダンス調整機構 51 側とで同程度流れる。つまり、LF1 電力は、エッジリング 112e 側と、1000 pF に調整された第 1 可変コンデンサ 52、及び、200 pF に調整された第 2 可変コンデンサ 53 側とで同程度流れる。また、LF1 電力は、アイソレータ 54 で遮断されず、第 2 可変コンデンサ 53 側よりも第 1 可変コンデンサ 52 側に多く流れる。つまり、LF1 電力がインピーダンス調整電極 50 に供給された場合、インピーダンス調整機構 51 は、静電容量が 1200 pF の容量性の負荷として見える。

[0052] 続いて、図 9 中右側のさらに消耗が進んだエッジリング 112f の場合について説明する。第 1 可変コンデンサ 52 及び第 2 可変コンデンサ 53 の静電容量は、プラズマシース 64f が、基板 W の上部と、エッジリング 112f の上部とで一定の高さとなるように調整されている。例えば、第 1 可変コ

ンデンサ52は、200 pFに調整され、第2可変コンデンサ53は、10 pFに調整される。インピーダンス調整電極50にLF2電力(12.88 MHz)が供給されると、LF2電力は、インピーダンス調整機構51側よりも、エッジリング112f側に多く流れる。つまり、LF2電力は、10 pFに調整された第2可変コンデンサ53側よりも、エッジリング112f側に多く流れる。また、LF2電力は、アイソレータ54で遮断されるため、第1可変コンデンサ52側には、ほぼ流れない。つまり、LF2電力がインピーダンス調整電極50に供給された場合、インピーダンス調整機構51は、静電容量が10 pFの容量性の負荷として見える。

[0053] インピーダンス調整電極50にLF1電力(400 kHz)が供給されると、LF1電力は、インピーダンス調整機構51側よりも、エッジリング112f側に多く流れる。つまり、LF1電力は、200 pFに調整された第1可変コンデンサ52、及び、10 pFに調整された第2可変コンデンサ53側よりも、エッジリング112f側に多く流れる。また、LF1電力は、アイソレータ54で遮断されず、第2可変コンデンサ53側よりも第1可変コンデンサ52側に多く流れる。つまり、LF1電力がインピーダンス調整電極50に供給された場合、インピーダンス調整機構51は、静電容量が210 pFの容量性の負荷として見える。

[0054] このように、図9の調整例では、LF1電力に対しては、インピーダンス調整機構51としての静電容量の可変範囲が210 pF~2475 pFとなる。また、LF2電力に対しては、インピーダンス調整機構51としての静電容量の可変範囲が10 pF~475 pFとなる。すなわち、本実施形態のプラズマ処理装置1は、周波数が異なる複数のバイアスRF信号に対する制御性を向上させることができる。

[0055] (変形例1)

次に、図10から図12を用いて第1実施形態の変形例1について説明する。変形例1では、インピーダンス調整電極50及びインピーダンス調整機構51を設けることにより、リングアセンブリ112の上部のプラズマシー

スの高さが基板Wの上部のプラズマシースの高さよりも低くなりやすい点についての対処例を示す。なお、インピーダンス調整電極50に対して、第1バイアスRF生成部31b及び第2バイアスRF生成部31cと異なる電源からリングアセンブリ112にバイアス電力を供給する方法もあるが、エッジリングが消耗しやすくなる。

[0056] 変形例1では、リングアセンブリ112のエッジリングの初期厚さを、第1実施形態より厚くする。例えば、インピーダンス調整機構51を設けない状態を仮定した場合、リングアセンブリ112の上部のプラズマシースの高さが、基板Wの上部のプラズマシースの高さよりも高くなるようなエッジリングの初期厚さとする。つまり、インピーダンス調整機構51を設けない状態で、アウターチルトとなるようなエッジリングの初期厚さとする。変形例1では、初期状態において、インピーダンス調整機構51が低インピーダンス（静電容量Cが大きい）に設定されることで、リングアセンブリ112の上部のプラズマシースの高さと、基板Wの上部のプラズマシースの高さとが略同一となるようにする。つまり、初期状態では、基板Wの周縁部におけるチルトアングルが垂直状態となるようにする。その後、エッジリングの消耗量に応じて、インピーダンス調整機構51が高インピーダンス（静電容量Cが小さい）側へと調整されることで、リングアセンブリ112の上部のプラズマシースの高さと、基板Wの上部のプラズマシースの高さとが略同一となるようにする。つまり、エッジリングの消耗量に応じて、インピーダンス調整機構51が高インピーダンス（静電容量Cが小さい）側へと調整されることで、チルトアングルが補正される。

[0057] ここで、図10及び図11を用いて、エッジリングの消耗量の時間経過とバイアス電力とについて説明する。図10は、参考例におけるエッジリング消耗量の一例を示す図である。図10の参考例は、エッジリングにインピーダンス調整機構51を設けない場合である。図10に示すグラフ80は、参考例におけるエッジリングに供給されるバイアス電力と使用時間との関係を表している。また、グラフ80の面積80aは、使用時間に対するエッジリ

ングの消耗量の累計を表している。グラフ80に示すように、参考例では、使用時間に関わらず、一定のバイアス電力（図10中、100%として表す。）がエッジリングに供給されるため、エッジリングの消耗量も使用時間に関わらず一定となる。

[0058] 図11は、変形例1におけるエッジリング消耗量の一例を示す図である。図11の変形例1は、エッジリングの消耗量に応じて（使用時間に応じて）、インピーダンス調整機構51が低インピーダンスから高インピーダンスへと段階的に調整された場合である。図11に示すグラフ81は、変形例1におけるエッジリングに供給されるバイアス電力と使用時間との関係を表している。なお、バイアス電力は、LF1電力とLF2電力とを含む。また、グラフ81の面積81aは、使用時間に対するエッジリングの消耗量の累計を表している。グラフ81に示すように、変形例1では、エッジリングの消耗量が少ない時は、エッジリング側に供給されるバイアス電力が少なくなるようにインピーダンス調整機構51が低インピーダンスに調整される。変形例1では、その後、エッジリングの消耗量に応じて、段階的にインピーダンス調整機構51が高インピーダンスへと調整される。参考例の面積80aと、変形例1の面積81aとを比較すると、面積81aの方が少なく、変形例1では、リングアセンブリ112のエッジリングの寿命を伸ばすことができる。

[0059] 図12は、変形例1におけるシース電位と可変コンデンサの容量との関係の一例を示す図である。図12のグラフ82に示すように、変形例1のインピーダンス調整機構51が低インピーダンス、例えば、静電容量Cが2000pFである場合、基板Wの上部のシース電位に対して、リングアセンブリ112のエッジリングの上部のシース電位が小さくなる。なお、グラフ82では、シース電位の絶対値を所定の範囲で正規化して表している。つまり、リングアセンブリ112のエッジリングの上面とプラズマシースとの間隔は、基板Wの上面とプラズマシースとの間隔よりも小さくなる。変形例1のリングアセンブリ112のエッジリングは、初期において上面が基板Wの上面

よりも高くなっているので、基板Wとのプラズマシースの間隔の差をリングアセンブリ112のエッジリングの厚さで補完していることになる。つまり、リングアセンブリ112のエッジリングの厚さを考慮して、リングアセンブリ112の上部のプラズマシースの高さと、基板Wの上部のプラズマシースの高さとが略同一となるように調整されることになる。その後、リングアセンブリ112のエッジリングの消耗量に応じて、インピーダンス調整機構51が高インピーダンス（静電容量Cが小さい）側へと調整される。つまり、リングアセンブリ112のエッジリングの消耗量に応じて、リングアセンブリ112の上部のプラズマシースの高さと、基板Wの上部のプラズマシースの高さとが略同一となるように調整される。

[0060]（変形例2）

次に、図13及び図14を用いて第1実施形態の変形例2について説明する。変形例2では、インピーダンス調整電極50と、インピーダンス調整機構51とを接続する導電バーのレイアウトによるエッチングレートの偏りに対する対処例を示す。

[0061] まず、図13を用いてエッチングレートの偏りについて説明する。図13は、エッチングレートの偏りの一例を示す図である。図13は、平面視における静電チャック1111において、インピーダンス調整機構51による調整を行わない場合の基板Wのエッチングレートの偏りの一例を表している。なお、図13では、エッチングレートの違いをハッチングの違いで表している。図13に示すように、基板支持面111aの下部には、第2バイアス電極35と接続される引き込み電極35aと、インピーダンス調整機構51と、インピーダンス調整機構51と接続される円弧状の導電バー55とが配置されている。引き込み電極35aは、電氣的パス38の一部を構成し、第1バイアスRF生成部31b及び第2バイアスRF生成部31cに接続されている。また、導電バー55は、インピーダンス調整機構51との接続部からリングアセンブリ112の内周側に沿うように配置され、引き込み電極35a近傍でインピーダンス調整電極50と接続されている。インピーダンス調

整機構51の他端は、静電チャック1111の外側へと電氣的に接続されて接地されている。図13に示すように、基板Wのエッチングレートは、インピーダンス調整機構51及び導電バー55が位置する平面視における9時～12時方向において偏りが発生している。

[0062] 図14は、変形例2における導電バーの配置の一例を示す図である。図14に示す変形例2の静電チャック1111cでは、中央領域111cの周縁部からリングアセンブリ112（環状領域111b）にかけての下部に、引き込み電極35aと、インピーダンス調整機構51と、円弧状の導電バー56とが配置されている。第2バイアス電極35と接続される引き込み電極35aは、電氣的パス38の一部を構成し、第1バイアスRF生成部31b及び第2バイアスRF生成部31cに接続されている。また、インピーダンス調整機構51と接続される導電バー56は、インピーダンス調整機構51との第1接続部56aからリングアセンブリ112の内周側に沿うように、ほぼ一周に渡って配置される。導電バー56は、引き込み電極35a近傍のインピーダンス調整電極50との第2接続部56bでインピーダンス調整電極50と接続されている。つまり、導電バー56は、環状領域111b（第2領域）の内周側に沿うように配置され、インピーダンス調整機構51との第1接続部56aと、インピーダンス調整電極50との第2接続部56bとを有する。また、導電バー56は、第1接続部56aと第2接続部56bとの周方向における未接続部分であるギャップ56cを介して、第1接続部56aと第2接続部56bとが周方向に隣接する。インピーダンス調整機構51の他端は、静電チャック1111cの外側へと電氣的に接続されて接地されている。導電バー56では、矢印56dの方向に電流が流れるため、電流が作る磁界に起因する、周方向における基板Wのエッチングレートの偏りを抑制することができる。

[0063] （変形例3）

次に、図15を用いて第1実施形態の変形例3について説明する。変形例3では、変形例2と同様に、インピーダンス調整電極50と、インピーダン

ス調整機構 5 1 とを接続する導電バーのレイアウトによるエッチングレートの偏りに対する対処例を示す。

- [0064] 図 1 5 は、変形例 3 における導電バーの配置の一例を示す図である。図 1 5 に示す変形例 3 の静電チャック 1 1 1 1 d では、中央領域 1 1 1 d の下部に、第 2 バイアス電極 3 5 と接続される複数の引き込み電極 3 5 b と、インピーダンス調整機構 5 1 a とが配置されている。また、中央領域 1 1 1 d の下部には、インピーダンス調整機構 5 1 a と接続される円弧状の第 1 導電バー 5 7 と、第 1 導電バー 5 7 から中央領域 1 1 1 d の中央に向かって配置される複数の第 2 導電バー 5 8 とが配置されている。複数の第 2 導電バー 5 8 は、それぞれインピーダンス調整機構 5 1 a と接続される第 1 接続部 5 8 a を有する。なお、インピーダンス調整機構 5 1 a の他端は、静電チャック 1 1 1 1 d の外側へと電氣的に接続されて接地されている。
- [0065] 引き込み電極 3 5 b は、電氣的パス 3 8 の一部を構成し、第 1 バイアス R F 生成部 3 1 b 及び第 2 バイアス R F 生成部 3 1 c に接続されている。第 1 導電バー 5 7 は、リングアセンブリ 1 1 2 の内周側に沿うように、一周に渡って配置される。第 1 導電バー 5 7 は、複数の第 2 導電バー 5 8 それぞれとの接続部 5 7 a に、インピーダンス調整電極 5 0 と接続される複数の第 2 接続部 5 7 b を有する。なお、インピーダンス調整電極 5 0 は、例えば、周方向に分割された複数のインピーダンス調整電極であってもよく、この場合、複数のインピーダンス調整電極それぞれが第 2 接続部 5 7 b される。
- [0066] 言い換えると、静電チャック 1 1 1 1 d は、環状領域 1 1 1 b (第 2 領域) の内周側に沿うように周方向に配置される第 1 導電バー 5 7 と、第 1 導電バー 5 7 から基板支持部 1 1 の基台 1 1 1 0 の中央に向かって配置される複数の第 2 導電バー 5 8 とを有する。また、複数の第 2 導電バー 5 8 は、それぞれインピーダンス調整機構 5 1 a と接続される第 1 接続部 5 8 a を有する。また、第 1 導電バー 5 7 は、複数の第 2 導電バー 5 8 それぞれとの接続部 5 7 a に、複数のインピーダンス調整電極 5 0 と接続される複数の第 2 接続部 5 7 b を有する。このように、第 1 導電バー 5 7 及び複数の第 2 導電バー

58は、中央領域111dの中央に配置されたインピーダンス調整機構51aに対して、インピーダンス調整電極50と接続される複数の引き込み電極35bが等配置となる経路を有する。これにより、第1導電バー57及び複数の第2導電バー58は、周方向における基板Wのエッチングレートの偏りを抑制することができる。

[0067] (変形例4)

次に、図16を用いて第1実施形態の変形例4について説明する。変形例4では、変形例2と同様に、インピーダンス調整電極50と、インピーダンス調整機構51とを接続する導電バーのレイアウトによるエッチングレートの偏りに対する対処例を示す。

[0068] 図16は、変形例4における導電バーの配置の一例を示す図である。図16に示す変形例4では、本体部111の基台1110の下方に、導電バー59が配置されている。導電バー59は、複数ターンを有するように、リングアセンブリ112、つまり、環状領域111b（第2領域）に沿うように配置される。すなわち、導電バー59の直径は、例えば、静電チャック1111の直径以下、中央領域111aの直径の $1/2$ 以上とすることができる。導電バー59は、一方の端部がインピーダンス調整電極50に接続され、他方の端部がインピーダンス調整機構51に接続される。なお、インピーダンス調整機構51の他端は、プラズマ処理チャンバ10の外側へと電氣的に接続されて接地されている。このように、導電バー59は、リングアセンブリ112に沿うコイル状に電流が流れるので、周方向における基板Wのエッチングレートの偏りを抑制することができる。

[0069] なお、変形例4では、第1実施形態と同様に、第1バイアスRF生成部31b及び第2バイアスRF生成部31cから供給されたLF1電力及びLF2電力は、電氣的パス38を介して、第1バイアス電極34及び第2バイアス電極35に供給されている。つまり、LF1電力及びLF2電力は、基台1110及び導電体36b、37bで形成される電氣的パス38を介して、第1バイアス電極34及び第2バイアス電極35に供給されている。

[0070] (変形例5)

次に、図17を用いて第1実施形態の変形例5について説明する。変形例5では、インピーダンス調整電極50と、インピーダンス調整機構51とを接続する導電バーのレイアウトによるエッチングレートの偏り、及び、基台1110から導電バーへのRF電力の空間伝搬によるパワーロスに対する対処例を示す。

[0071] 図17は、変形例5における導電バーの配置の一例を示す図である。図17に示す変形例5では、変形例4と同様に、本体部111の基台1110の下方に、導電バー56eが配置されている。導電バー56eは、リングアセンブリ112、つまり、環状領域111b（第2領域）に沿うように配置される。すなわち、導電バー56eの直径は、例えば、静電チャック1111の直径以下、中央領域111aの直径の $1/2$ 以上とすることができる。導電バー56eは、一方の端部56gがインピーダンス調整電極50に接続され、他方の端部56fがインピーダンス調整機構51に接続される。なお、インピーダンス調整機構51の他端は、プラズマ処理チャンバ10の外側へと電氣的に接続されて接地されている。

[0072] 導電バー56eは、変形例2の導電バー56と同様の形状であり、端部56gと端部56fとの周方向における未接続部分であるギャップ56hを介して、端部56gと端部56fとが周方向に隣接する。導電バー56eは、スプリットリング共振器として作用する。当該スプリットリング共振器は、例えば、インピーダンス調整機構51がLF1電力を調整する場合、LF2電力と共振する共振周波数を有するように構成される。すなわち、当該スプリットリング共振器の共振周波数は、第2バイアスRF信号の周波数である。なお、当該スプリットリング共振器の共振周波数は、プラズマ生成用のRF信号（RF電力）の周波数であってもよい。このように、導電バー56eをスプリットリング共振器として作用させることで、基台1110等のHOT部から導電バー56eに対するRF電力の空間伝搬83を抑制することにより、RF電力のパワーロスを抑制することができる。また、導電バー56

eは、リングアセンブリ112に沿う円周状に電流が流れるので、周方向における基板Wのエッチングレートの偏りを抑制することができる。

[0073] (変形例6)

続いて、図18を用いて第1実施形態の変形例6について説明する。変形例6は、第1バイアスRF生成部31b、第2バイアスRF生成部31c及び／又はバイアスDC生成部32aから出力される電気バイアスの電力が制御される場合である。図18では、一例として、第1バイアスRF生成部31b及び第2バイアスRF生成部31cを表している。

[0074] 図18は、変形例6における電氣的パスの構成の一例を示す図である。図18に示すように、変形例6のプラズマ処理装置1では、電氣的パス38において、第1バイアスRF生成部31b及び第2バイアスRF生成部31cと基台1110との間に測定部46が設けられる。また、変形例6のプラズマ処理装置1では、基台1110と接地（アース、グラウンド）との間に、高電圧プローブ47が設けられてもよい。

[0075] 測定部46は、例えば、V Iプローブであり、第1バイアスRF生成部31b、第2バイアスRF生成部31c及び／又はバイアスDC生成部32aから出力されるバイアスRF信号及び／又はバイアスDC信号の電圧及び電流を測定するように制御される。つまり、測定部46は、バイアスRF信号及び／又はバイアスDC信号の電力を測定するように制御される。測定部46は、測定した電圧及び電流を制御部2に出力する。すなわち、測定部46は、バイアス電源から出力されるバイアスRF信号及び／又はバイアスDC信号の電圧及び電流を測定するように構成される。

[0076] 高電圧プローブ47は、基台1110の電位（Vpp）を測定するように制御される。なお、例えば、測定部46で測定されたバイアスRF信号及び／又はバイアスDC信号の電圧と、高電圧プローブ47で測定された基台1110の電位（Vpp）との関係性を予め測定しておくことで、高電圧プローブ47は、プロセス実行中に取り外しておいてもよい。この場合、制御部2は、測定部46で予め測定されたバイアスRF信号及び／又はバイアスD

C信号の電圧と、予め測定された基台1110の電位(V_{pp})との関係性に基づいて、基台1110の電位(V_{pp})を推定できる。

[0077] 変形例6において、制御部2は、インピーダンス調整機構51が調整される際に、測定部46から入力された電圧及び電流に基づいて、第1バイアスRF生成部31b、第2バイアスRF生成部31c及び／又はバイアスDC生成部32aを制御する。つまり、第1バイアスRF生成部31b、第2バイアスRF生成部31c及び／又はバイアスDC生成部32aは、測定部46で測定された電圧及び電流に基づいて、第1バイアス電極34及び第2バイアス電極35の電位が予め設定した設定値となるように、バイアスRF信号及び／又はバイアスDC信号の電力が制御(フィードバック制御)される。ここで、予め設定した設定値は、例えば、高電圧プローブ47で測定された基台1110の電位(V_{pp})が所望の電位となる場合の値である。なお、変形例6において、第1バイアス電極34及び第2バイアス電極35の電位は、基台1110の電位(V_{pp})、並びに、基板W及びリングアセンブリ112の電位(V_{dc})とほぼ等しいものと考えることができる。

[0078] すなわち、プラズマ処理装置1は、第1バイアス電源(第1バイアスRF生成部31b)及び第2バイアス電源(第2バイアスRF生成部31c)のうち少なくとも1つのバイアス電源から出力されるバイアスRF信号の電圧及び電流を測定するように構成される測定部46をさらに備える。バイアス電源は、インピーダンス調整機構51が調整される際に、測定部46で測定された電圧及び電流に基づいて、第1バイアス電極34及び第2バイアス電極35の電位が予め設定した設定値となるように、バイアスRF信号の電力を制御するように構成される。また、プラズマ処理装置1は、第1バイアス電源及び第2バイアス電源のうち少なくとも1つのバイアス電源(バイアスDC生成部32a)から出力されるバイアスDC信号の電圧及び電流を測定するように構成される測定部46をさらに備える。バイアス電源は、インピーダンス調整機構51が調整される際に、測定部46で測定された電圧及び電流に基づいて、第1バイアス電極34及び第2バイアス電極35に供給さ

れる電力が予め設定した設定値となるように、バイアスDC信号の電力を制御するように構成される。

[0079] (第2実施形態)

上記の第1実施形態では、第2バイアス電極35が基台1110に常時接続されていたが、スイッチを設けて、バイアスRF信号の周波数に応じてオン／オフを切り替えてもよく、この場合の実施の形態につき、第2実施形態として説明する。なお、第2実施形態におけるプラズマ処理装置は、基台1110と第2バイアス電極35との間を接続する導電体37bに設けられるスイッチを除いて上述の第1実施形態と同様であるので、その重複する構成及び動作の説明については省略する。

[0080] 図19は、第2実施形態におけるプラズマ処理装置の構成の一例を示す図である。図19に示すように、第2実施形態のプラズマ処理装置1aは、第1実施形態の導電体37bに、スイッチ37cが設けられている。

[0081] スイッチ37cは、基台1110と第2バイアス電極35との間を接続する導電体37bに設けられる。スイッチ37cは、例えば、導電体37bのうち、基台1110との接続部と、貫通孔37aの開口部との間に設けられる。スイッチ37cは、LF1電力が供給される場合に、オンとなるように制御され、LF1電力が第2バイアス電極35に供給される。一方、スイッチ37cは、LF2電力が供給される場合に、オフとなるように制御され、LF2電力は、第2バイアス電極35にされない。すなわち、LF1電力は、第1バイアス電極34及び第2バイアス電極35に供給され、LF2電力は、第1バイアス電極34には供給されるが、第2バイアス電極35には供給されない。

[0082] 図20は、第2実施形態におけるエッジリング側の独立制御性の一例を示す図である。図20に示す表90は、12.88MHz、20WのLF2電力が供給された場合における、スイッチ37cのオン／オフ時のシース電位(表90中、「Vdc」で表す)の制御性を纏めたものである。なお、表90では、接続例に示すように、インピーダンス調整電極50として、内周側

の調整電極50Aと、外周側の調整電極50Bとを有する場合について検討した。また、調整電極50Aは、インピーダンス調整機構51との間にスイッチ51bが設けられている。なお、表90では、調整電極50A, 50Bを、それぞれ調整電極A, Bと表し、第2バイアス電極35をERバイアス電極と表している。また、表90では、調整電極50Bにはスイッチを設けていないので、調整電極50Bは、インピーダンス調整機構51に接続されている状態(表90中、「Short」で表す)である。なお、表90では、第1バイアス電極34及び第2バイアス電極35は同電位となっている。

[0083] 表90では、スイッチ37c及びスイッチ51bが共にオン(表90中、調整電極A, ERバイアス電極の「Short」で表す)である場合のシース電位(Vdc)をグラフ91で表している。グラフ91では、基板Wの上部のシース電位をグラフ92、リングアセンブリ112のエッジリングの上部のシース電位をグラフ93で表している。グラフ92とグラフ93とを比較すると、グラフの形状が同様の形状となっており、リングアセンブリ112のエッジリングの上部のシース電位の変動に追従して、基板Wの上部のシース電位も変動していることがわかる。これは、12.88MHzのLF2電力では、第2バイアス電極35と、調整電極50A, 50Bとの間のインピーダンスが極端に小さいためであると考えられる。すなわち、LF2電力では、インピーダンス調整機構51の静電容量Cを変化させて、リングアセンブリ112のエッジリングの上部のシース電位を調整しようとしても、基板Wの上部のシース電位に対して独立制御性がないことがわかる。なお、スイッチ37c及びスイッチ51bが共にオンである場合に、LF1電力(400kHz)が供給された場合は、第2バイアス電極35と、調整電極50A, 50Bとの間のインピーダンスが高い。このため、LF1電力が供給された場合は、リングアセンブリ112のエッジリングの上部のシース電位を独立して制御可能である。なお、第2実施形態のインピーダンス調整機構51は、可変コンデンサを含んでいればよく、例えば、第1実施形態のように第1可変コンデンサ52とアイソレータ54とが直列接続され、さらに第2

可変コンデンサ53が並列接続されてもよい。また、第2実施形態のインピーダンス調整機構51は、可変コンデンサ単体であってもよいし、可変コンデンサと、抵抗及びインダクタ等との組み合わせ回路であってもよい。

[0084] 表90では、スイッチ37c及びスイッチ51bが共にオフ（表90中、調整電極A，ERバイアス電極の「Open」で表す）である場合のシース電位（Vdc）をグラフ94で表している。グラフ94では、基板Wの上部のシース電位をグラフ95、リングアセンブリ112のエッジリングの上部のシース電位をグラフ96で表している。グラフ95とグラフ96とを比較すると、グラフ95の傾きと、グラフ96の傾きとが異なり、リングアセンブリ112のエッジリングの上部のシース電位が、基板Wの上部のシース電位に対して独立して制御できていることがわかる。なお、スイッチ51bがオンの場合であっても同様に、リングアセンブリ112のエッジリングの上部のシース電位は、基板Wの上部のシース電位に対して独立して制御可能である。また、スイッチ37c及びスイッチ51bが共にオフである場合に、LF1電力（400kHz）が供給された場合についても検討すると、リングアセンブリ112側では、第2バイアス電極35がフロートとなるので基台1110から供給されることになる。従って、基台1110と、調整電極50A，50Bとの間のインピーダンスが高い。このため、LF1電力が供給された場合についても、リングアセンブリ112のエッジリングの上部のシース電位を独立して制御可能であると考えられる。

[0085] このように、第2実施形態のプラズマ処理装置1aでは、第1バイアスRF信号（LF1電力）が供給される場合、スイッチ37cがオンとなるように制御され、第2バイアスRF信号（LF2電力）が供給される場合、スイッチ37cがオフとなるように制御される。これにより、周波数が異なる複数のバイアスRF信号に対する制御性を向上させることができる。

[0086] なお、上記各実施形態及び変形例は、矛盾させない範囲で適宜組み合わせることが可能である。例えば、第1実施形態と第2実施形態とを組み合わせてもよいし、第2実施形態に第1実施形態の変形例1～6を組み合わせても

よい。

[0087] 以上、第1実施形態によれば、プラズマ処理装置1は、チャンバ（プラズマ処理チャンバ10）と、第1バイアス信号を供給するように構成される第1バイアス電源（第1バイアスRF生成部31b）と、第2バイアス信号を供給するように構成される第2バイアス電源（第2バイアスRF生成部31c）と、チャンバ内で基板W及びエッジリング（リングアセンブリ112）を支持する基板支持器（基板支持部11）と、インピーダンス調整機構51と、電気的パス38と、を備える。基板支持器は、基板Wを支持する第1領域（中央領域111a）と、第1領域の周囲に設けられ、エッジリングを支持する第2領域（環状領域111b）と、第1領域内に設けられる第1バイアス電極34と、第2領域内に設けられる第2バイアス電極35と、第2領域内に設けられ接地されるインピーダンス調整電極50と、を有するように構成される。インピーダンス調整機構51は、第1バイアス信号を制御する第1インピーダンス調整機構（第1可変コンデンサ52）と、インピーダンス調整電極50と第1インピーダンス調整機構との間に接続され、第2バイアス信号を遮断するアイソレータ54と、第2バイアス信号を制御する第2インピーダンス調整機構（第2可変コンデンサ53）と、を有し、アイソレータ54及び第1インピーダンス調整機構と、第2インピーダンス調整機構とが並列接続されて、インピーダンス調整電極50に接続されるように構成される。電気的パス38は、第1バイアス電源及び第2バイアス電源と、第1バイアス電極34及び第2バイアス電極35とを接続するように構成される。その結果、周波数が異なる複数のバイアス信号（例えば、バイアスRF信号）に対する制御性を向上させることができる。

[0088] また、第2実施形態によれば、電気的パス38は、第1バイアス電源及び第2バイアス電源と、第2バイアス電極35との間にスイッチ37cが設けられ、第1バイアス信号が供給される場合、スイッチ37cがオンとなるように制御され、第2バイアス信号が供給される場合、スイッチ37cがオフとなるように制御される。その結果、リングアセンブリ112のエッジリン

グの上部のシース電位を、基板Wの上部のシース電位に対して独立して制御することができる。

[0089] また、各実施形態によれば、第1インピーダンス調整機構は、可変抵抗、可変コンデンサ及び可変インダクタのうち、少なくとも1つによって構成される。また、第2インピーダンス調整機構は、可変抵抗、可変コンデンサ及び可変インダクタのうち、少なくとも1つによって構成される。その結果、インピーダンス調整電極の電位を調整することができる。

[0090] また、第1実施形態によれば、第1バイアス信号の周波数は、第2バイアス信号の周波数よりも低く、第1インピーダンス調整機構は、第1可変コンデンサ52によって構成され、第2インピーダンス調整機構は、第2可変コンデンサ53によって構成される。第1可変コンデンサ52の容量の可変範囲は、第2可変コンデンサ53の容量の可変範囲よりも大きい。その結果、第1バイアス信号及び第2バイアス信号のいずれに対しても、リングアセンブリ112側のシース電位の制御性を向上させることができる。

[0091] また、第1実施形態によれば、アイソレータ54は、共振周波数が第2バイアス信号の周波数である共振回路を含む。その結果、第1可変コンデンサ52に対して第2バイアス信号を遮断することができる。

[0092] また、第2実施形態によれば、プラズマ処理装置1aは、チャンバ（プラズマ処理チャンバ10）と、第1バイアス信号を供給するように構成される第1バイアス電源（第1バイアスRF生成部31b）と、第2バイアス信号を供給するように構成される第2バイアス電源（第2バイアスRF生成部31c）と、チャンバ内で基板W及びエッジリング（リングアセンブリ112）を支持する基板支持器（基板支持部11）と、インピーダンス調整機構51と、電気的パス38と、を備える。基板支持器は、基板Wを支持する第1領域（中央領域111a）と、第1領域の周囲に設けられ、エッジリングを支持する第2領域（環状領域111b）と、第1領域内に設けられる第1バイアス電極34と、第2領域内に設けられる第2バイアス電極35と、第2領域内に設けられ接地されるインピーダンス調整電極50と、を有するよう

に構成される。インピーダンス調整機構 51 は、インピーダンス調整電極 50 に接続されるように構成される。電氣的パス 38 は、第 1 バイアス電源及び第 2 バイアス電源と、第 1 バイアス電極 34 及び第 2 バイアス電極 35 とを接続するように構成され、第 1 バイアス電源及び第 2 バイアス電源と、第 2 バイアス電極 35 との間にスイッチ 37c が設けられ、第 1 バイアス信号が供給される場合、スイッチ 37c がオンとなるように制御され、第 2 バイアス信号が供給される場合、スイッチ 37c がオフとなるように制御される。その結果、リングアセンブリ 112 のエッジリングの上部のシース電位を、基板 W の上部のシース電位に対して独立して制御することができる。

[0093] また、第 1 実施形態によれば、インピーダンス調整機構 51 は、第 1 バイアス信号を制御する第 1 インピーダンス調整機構（第 1 可変コンデンサ 52）と、インピーダンス調整電極 50 と第 1 インピーダンス調整機構との間に接続され、第 2 バイアス信号を遮断するアイソレータ 54 と、第 2 バイアス信号を制御する第 2 インピーダンス調整機構（第 2 可変コンデンサ 53）と、を有し、アイソレータ 54 及び第 1 インピーダンス調整機構と、第 2 インピーダンス調整機構とが並列接続される。その結果、周波数が異なる複数のバイアス信号（例えば、バイアス RF 信号）に対する制御性を向上させることができる。

[0094] また、各実施形態によれば、第 1 バイアス信号の周波数は、第 2 バイアス信号の周波数よりも低い。その結果、第 1 バイアス信号及び第 2 バイアス信号（例えば、第 1 バイアス RF 信号及び第 2 バイアス RF 信号）の双方の周波数において、電位の制御性を向上させることができる。

[0095] また、第 1 実施形態及び変形例 1 によれば、インピーダンス調整機構 51 は、エッジリングの消耗量の増加に応じて、低インピーダンスから高インピーダンスへと調整される。その結果、周波数が異なる複数のバイアス信号（例えば、バイアス RF 信号）に対する制御性を向上させることができるとともに、エッジリングの寿命を伸ばすことができる。

[0096] また、変形例 2 によれば、インピーダンス調整機構 51 は、導電バー 56

を介してインピーダンス調整電極50に接続される。また、導電バー56は、第2領域の内周側に沿うように配置され、インピーダンス調整機構51との第1接続部56aと、インピーダンス調整電極50との第2接続部56bとを有し、第1接続部56aと第2接続部56bとの周方向における未接続部分（ギャップ56c）を介して、第1接続部56aと第2接続部56bとが周方向に隣接する。その結果、周方向における基板Wのエッチングレートの偏りを抑制することができる。

[0097] また、変形例5によれば、導電バー56eは、基板支持器の基台1110の下部に配置され、スプリットリング共振器として作用する。その結果、RF電力（及び／又は、パルス化されたDC電力）のパワーロスを抑制することができるとともに、周方向における基板Wのエッチングレートの偏りを抑制することができる。

[0098] また、変形例5によれば、スプリットリング共振器の共振周波数は、第2バイアス信号の周波数である。その結果、導電バー56eに対するRF電力（及び／又は、パルス化されたDC電力）の空間伝搬を抑制することができる。

[0099] また、変形例3によれば、インピーダンス調整機構51aは、導電バー（第1導電バー57、第2導電バー58）を介して複数のインピーダンス調整電極50に接続される。導電バーは、第2領域の内周側に沿うように周方向に配置される第1導電バー57と、第1導電バー57から基板支持器の基台1110の中央に向かって配置される複数の第2導電バー58とを有する。複数の第2導電バー58は、それぞれインピーダンス調整機構51aと接続される第1接続部58aを有する。第1導電バー57は、複数の第2導電バー58それぞれとの接続部57aに、複数のインピーダンス調整電極50と接続される複数の第2接続部57bを有する。その結果、周方向における基板Wのエッチングレートの偏りを抑制することができる。

[0100] また、変形例4によれば、インピーダンス調整機構51は、導電バー59を介してインピーダンス調整電極50に接続され、導電バー59は、複数タ

ーンを有するように、第2領域に沿うように配置される。その結果、周方向における基板Wのエッチングレートの偏りを抑制することができる。

[0101] また、変形例6によれば、プラズマ処理装置1は、第1バイアス電源（第1バイアスRF生成部31b）及び第2バイアス電源（第2バイアスRF生成部31c）のうち少なくとも1つのバイアス電源から出力されるバイアスRF信号の電圧及び電流を測定するように構成される測定部46をさらに備える。バイアス電源は、インピーダンス調整機構51が調整される際に、測定部46で測定された電圧及び電流に基づいて、第1バイアス電極34及び第2バイアス電極35の電位が予め設定した設定値となるように、バイアスRF信号の電力を制御するように構成される。その結果、バイアスRF電力を制御することで、VCの値を変化させる際のエッチングレートの変化を抑制することができる。

[0102] また、変形例6によれば、プラズマ処理装置1は、第1バイアス電源及び第2バイアス電源のうち少なくとも1つのバイアス電源（バイアスDC生成部32a）から出力されるバイアスDC信号の電圧及び電流を測定するように構成される測定部46をさらに備える。バイアス電源は、インピーダンス調整機構51が調整される際に、測定部46で測定された電圧及び電流に基づいて、第1バイアス電極34及び第2バイアス電極35に供給される電力が予め設定した設定値となるように、バイアスDC信号の電力を制御するように構成される。その結果、バイアスDC電力を制御することで、VCの値を変化させる際のエッチングレートの変化を抑制することができる。

[0103] 今回開示された各実施形態は、すべての点で例示であって、制限的なものではないと考えられるべきである。上記の各実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。

[0104] また、上記した各実施形態では、プラズマ源として誘導結合型プラズマを用いて基板Wに対してエッチング等の処理を行うプラズマ処理装置1、1aを例に説明したが、開示の技術はこれに限られない。プラズマを用いて基板

Wに対して処理を行う装置であれば、プラズマ源は誘導結合プラズマに限らず、例えば、容量結合プラズマ、マイクロ波プラズマ、マグネトロンプラズマ等、任意のプラズマ源を用いることができる。

[0105] なお、本開示は以下のような構成も取ることができる。

(1)

チャンバと、
第1バイアス信号を供給するように構成される第1バイアス電源と、
第2バイアス信号を供給するように構成される第2バイアス電源と、
前記チャンバ内で基板及びエッジリングを支持する基板支持器と、
インピーダンス調整機構と、
電氣的パスと、
を備え、
前記基板支持器は、
前記基板を支持する第1領域と、
前記第1領域の周囲に設けられ、前記エッジリングを支持する第2領域と、
、
前記第1領域内に設けられる第1バイアス電極と、
前記第2領域内に設けられる第2バイアス電極と、
前記第2領域内に設けられ接地されるインピーダンス調整電極と、
を有するように構成され、
前記インピーダンス調整機構は、
前記第1バイアス信号を制御する第1インピーダンス調整機構と、
前記インピーダンス調整電極と前記第1インピーダンス調整機構との間に
接続され、前記第2バイアス信号を遮断するアイソレータと、
前記第2バイアス信号を制御する第2インピーダンス調整機構と、
を有し、前記アイソレータ及び前記第1インピーダンス調整機構と、前記
第2インピーダンス調整機構とが並列接続されて、前記インピーダンス調整
電極に接続されるように構成され、

前記電氣的パスは、前記第1バイアス電源及び前記第2バイアス電源と、前記第1バイアス電極及び前記第2バイアス電極とを接続するように構成される、

プラズマ処理装置。

(2)

前記電氣的パスは、前記第1バイアス電源及び前記第2バイアス電源と、前記第2バイアス電極との間にスイッチが設けられ、前記第1バイアス信号が供給される場合、前記スイッチがオンとなるように制御され、前記第2バイアス信号が供給される場合、前記スイッチがオフとなるように制御される、

前記(1)に記載のプラズマ処理装置。

(3)

前記第1インピーダンス調整機構は、可変抵抗、可変コンデンサ及び可変インダクタのうち、少なくとも1つによって構成され、

前記第2インピーダンス調整機構は、可変抵抗、可変コンデンサ及び可変インダクタのうち、少なくとも1つによって構成される、

前記(1)又は(2)に記載のプラズマ処理装置。

(4)

前記第1バイアス信号の周波数は、前記第2バイアス信号の周波数よりも低く、

前記第1インピーダンス調整機構は、第1可変コンデンサによって構成され、

前記第2インピーダンス調整機構は、第2可変コンデンサによって構成され、

前記第1可変コンデンサの容量の可変範囲は、前記第2可変コンデンサの容量の可変範囲よりも大きい、

前記(3)に記載のプラズマ処理装置。

(5)

前記アイソレータは、共振周波数が前記第2バイアス信号の周波数である共振回路を含む、

前記(1)～(4)のいずれか1つに記載のプラズマ処理装置。

(6)

チャンバと、

第1バイアス信号を供給するように構成される第1バイアス電源と、

第2バイアス信号を供給するように構成される第2バイアス電源と、

前記チャンバ内で基板及びエッジリングを支持する基板支持器と、

インピーダンス調整機構と、

電氣的パスと、

を備え、

前記基板支持器は、

前記基板を支持する第1領域と、

前記第1領域の周囲に設けられ、前記エッジリングを支持する第2領域と

、

前記第1領域内に設けられる第1バイアス電極と、

前記第2領域内に設けられる第2バイアス電極と、

前記第2領域内に設けられ接地されるインピーダンス調整電極と、

を有するように構成され、

前記インピーダンス調整機構は、前記インピーダンス調整電極に接続されるように構成され、

前記電氣的パスは、前記第1バイアス電源及び前記第2バイアス電源と、前記第1バイアス電極及び前記第2バイアス電極とを接続するように構成され、前記第1バイアス電源及び前記第2バイアス電源と、前記第2バイアス電極との間にスイッチが設けられ、前記第1バイアス信号が供給される場合、前記スイッチがオンとなるように制御され、前記第2バイアス信号が供給される場合、前記スイッチがオフとなるように制御される、

プラズマ処理装置。

(7)

前記インピーダンス調整機構は、
前記第1バイアス信号を制御する第1インピーダンス調整機構と、
前記インピーダンス調整電極と前記第1インピーダンス調整機構との間に
接続され、前記第2バイアス信号を遮断するアイソレータと、
前記第2バイアス信号を制御する第2インピーダンス調整機構と、
を有し、前記アイソレータ及び前記第1インピーダンス調整機構と、前記
第2インピーダンス調整機構とが並列接続される、
前記(6)に記載のプラズマ処理装置。

(8)

前記第1インピーダンス調整機構は、可変抵抗、可変コンデンサ及び可変
インダクタのうち、少なくとも1つによって構成され、
前記第2インピーダンス調整機構は、可変抵抗、可変コンデンサ及び可変
インダクタのうち、少なくとも1つによって構成される、
前記(7)に記載のプラズマ処理装置。

(9)

前記第1バイアス信号の周波数は、前記第2バイアス信号の周波数よりも
低い、
前記(1)～(8)のいずれか1つに記載のプラズマ処理装置。

(10)

前記インピーダンス調整機構は、前記エッジリングの消耗量の増加に応じ
て、低インピーダンスから高インピーダンスへと調整される、
前記(1)～(9)のいずれか1つに記載のプラズマ処理装置。

(11)

前記インピーダンス調整機構は、導電バーを介して前記インピーダンス調
整電極に接続され、
前記導電バーは、前記第2領域の内周側に沿うように配置され、前記イン
ピーダンス調整機構との第1接続部と、前記インピーダンス調整電極との第

2 接続部とを有し、前記第 1 接続部と前記第 2 接続部との周方向における未接続部分を介して、前記第 1 接続部と前記第 2 接続部とが周方向に隣接する

、

前記 (1) ~ (10) のいずれか 1 つに記載のプラズマ処理装置。

(12)

前記導電バーは、前記基板支持器の基台の下部に配置され、スプリットリング共振器として作用する、

前記 (11) に記載のプラズマ処理装置。

(13)

前記スプリットリング共振器の共振周波数は、前記第 2 バイアス信号の周波数である、

前記 (12) に記載のプラズマ処理装置。

(14)

前記インピーダンス調整機構は、導電バーを介して複数の前記インピーダンス調整電極に接続され、

前記導電バーは、前記第 2 領域の内周側に沿うように周方向に配置される第 1 導電バーと、前記第 1 導電バーから前記基板支持器の基台の中央に向かって配置される複数の第 2 導電バーとを有し、

複数の前記第 2 導電バーは、それぞれ前記インピーダンス調整機構と接続される第 1 接続部を有し、

前記第 1 導電バーは、複数の前記第 2 導電バーそれぞれとの接続部に、複数の前記インピーダンス調整電極と接続される複数の第 2 接続部を有する、

前記 (1) ~ (10) のいずれか 1 つに記載のプラズマ処理装置。

(15)

前記インピーダンス調整機構は、導電バーを介して前記インピーダンス調整電極に接続され、

前記導電バーは、複数ターンを有するように、前記第 2 領域に沿うように配置される、

前記（１）～（１０）のいずれか１つに記載のプラズマ処理装置。

（１６）

前記第１バイアス電源及び前記第２バイアス電源のうち少なくとも１つのバイアス電源から出力されるバイアスＲＦ信号の電圧及び電流を測定するように構成される測定部をさらに備え、

前記バイアス電源は、前記インピーダンス調整機構が調整される際に、前記測定部で測定された前記電圧及び前記電流に基づいて、前記第１バイアス電極及び前記第２バイアス電極の電位が予め設定した設定値となるように、前記バイアスＲＦ信号の電力を制御するように構成される、

前記（１）～（１５）のいずれか１つに記載のプラズマ処理装置。

（１７）

前記第１バイアス電源及び前記第２バイアス電源のうち少なくとも１つのバイアス電源から出力されるバイアスＤＣ信号の電圧及び電流を測定するように構成される測定部をさらに備え、

前記バイアス電源は、前記インピーダンス調整機構が調整される際に、前記測定部で測定された前記電圧及び前記電流に基づいて、前記第１バイアス電極及び前記第２バイアス電極に供給される電力が予め設定した設定値となるように、前記バイアスＤＣ信号の電力を制御するように構成される、

前記（１）～（１５）のいずれか１つに記載のプラズマ処理装置。

符号の説明

- [0106] １， １ a プラズマ処理装置
１０ プラズマ処理チャンバ
１１ 基板支持部
３１ a
３１ b 第１バイアスＲＦ生成部
３１ c 第２バイアスＲＦ生成部
３４ 第１バイアス電極
３５ 第２バイアス電極

- 37c スイッチ
- 38 電氣的パス
- 50 インピーダンス調整電極
- 51, 51a インピーダンス調整機構
- 52 第1可変コンデンサ（第1インピーダンス調整機構）
- 53 第2可変コンデンサ（第2インピーダンス調整機構）
- 54 アイソレータ
- 56, 56e, 59 導電バー
- 56a, 58a 第1接続部
- 56b, 57b 第2接続部
- 56c ギャップ
- 57 第1導電バー
- 57a 接続部
- 58 第2導電バー
- 112 リングアセンブリ
- 111a, 111c, 111d 中央領域
- 111b 環状領域
- 1110 基台
- 1111, 1111c, 1111d 静電チャック
- W 基板

請求の範囲

[請求項1]

チャンバと、
第1バイアス信号を供給するように構成される第1バイアス電源と、
、
第2バイアス信号を供給するように構成される第2バイアス電源と、
、
前記チャンバ内で基板及びエッジリングを支持する基板支持器と、
インピーダンス調整機構と、
電氣的パスと、
を備え、
前記基板支持器は、
前記基板を支持する第1領域と、
前記第1領域の周囲に設けられ、前記エッジリングを支持する第2領域と、
前記第1領域内に設けられる第1バイアス電極と、
前記第2領域内に設けられる第2バイアス電極と、
前記第2領域内に設けられ接地されるインピーダンス調整電極と、
を有するように構成され、
前記インピーダンス調整機構は、
前記第1バイアス信号を制御する第1インピーダンス調整機構と、
前記インピーダンス調整電極と前記第1インピーダンス調整機構との間に接続され、前記第2バイアス信号を遮断するアイソレータと、
前記第2バイアス信号を制御する第2インピーダンス調整機構と、
を有し、前記アイソレータ及び前記第1インピーダンス調整機構と、
前記第2インピーダンス調整機構とが並列接続されて、前記インピーダンス調整電極に接続されるように構成され、
前記電氣的パスは、前記第1バイアス電源及び前記第2バイアス電源と、前記第1バイアス電極及び前記第2バイアス電極とを接続する

ように構成される、

プラズマ処理装置。

[請求項2] 前記電氣的パスは、前記第1バイアス電源及び前記第2バイアス電源と、前記第2バイアス電極との間にスイッチが設けられ、前記第1バイアス信号が供給される場合、前記スイッチがオンとなるように制御され、前記第2バイアス信号が供給される場合、前記スイッチがオフとなるように制御される、

請求項1に記載のプラズマ処理装置。

[請求項3] 前記第1インピーダンス調整機構は、可変抵抗、可変コンデンサ及び可変インダクタのうち、少なくとも1つによって構成され、

前記第2インピーダンス調整機構は、可変抵抗、可変コンデンサ及び可変インダクタのうち、少なくとも1つによって構成される、

請求項1又は2に記載のプラズマ処理装置。

[請求項4] 前記第1バイアス信号の周波数は、前記第2バイアス信号の周波数よりも低く、

前記第1インピーダンス調整機構は、第1可変コンデンサによって構成され、

前記第2インピーダンス調整機構は、第2可変コンデンサによって構成され、

前記第1可変コンデンサの容量の可変範囲は、前記第2可変コンデンサの容量の可変範囲よりも大きい、

請求項3に記載のプラズマ処理装置。

[請求項5] 前記アイソレータは、共振周波数が前記第2バイアス信号の周波数である共振回路を含む、

請求項1に記載のプラズマ処理装置。

[請求項6] チャンバと、

第1バイアス信号を供給するように構成される第1バイアス電源と、

第2バイアス信号を供給するように構成される第2バイアス電源と、
、
前記チャンバ内で基板及びエッジリングを支持する基板支持器と、
インピーダンス調整機構と、
電氣的パスと、
を備え、
前記基板支持器は、
前記基板を支持する第1領域と、
前記第1領域の周囲に設けられ、前記エッジリングを支持する第2領域と、
前記第1領域内に設けられる第1バイアス電極と、
前記第2領域内に設けられる第2バイアス電極と、
前記第2領域内に設けられ接地されるインピーダンス調整電極と、
を有するように構成され、
前記インピーダンス調整機構は、前記インピーダンス調整電極に接続されるように構成され、
前記電氣的パスは、前記第1バイアス電源及び前記第2バイアス電源と、前記第1バイアス電極及び前記第2バイアス電極とを接続するように構成され、前記第1バイアス電源及び前記第2バイアス電源と、前記第2バイアス電極との間にスイッチが設けられ、前記第1バイアス信号が供給される場合、前記スイッチがオンとなるように制御され、前記第2バイアス信号が供給される場合、前記スイッチがオフとなるように制御される、
プラズマ処理装置。

[請求項7]

前記インピーダンス調整機構は、
前記第1バイアス信号を制御する第1インピーダンス調整機構と、
前記インピーダンス調整電極と前記第1インピーダンス調整機構との間に接続され、前記第2バイアス信号を遮断するアイソレータと、

前記第2バイアス信号を制御する第2インピーダンス調整機構と、
を有し、前記アイソレータ及び前記第1インピーダンス調整機構と
、前記第2インピーダンス調整機構とが並列接続される、
請求項6に記載のプラズマ処理装置。

[請求項8] 前記第1インピーダンス調整機構は、可変抵抗、可変コンデンサ及び可変インダクタのうち、少なくとも1つによって構成され、
前記第2インピーダンス調整機構は、可変抵抗、可変コンデンサ及び可変インダクタのうち、少なくとも1つによって構成される、
請求項7に記載のプラズマ処理装置。

[請求項9] 前記第1バイアス信号の周波数は、前記第2バイアス信号の周波数よりも低い、
請求項1又は6に記載のプラズマ処理装置。

[請求項10] 前記インピーダンス調整機構は、前記エッジリングの消耗量の増加に応じて、低インピーダンスから高インピーダンスへと調整される、
請求項1又は6に記載のプラズマ処理装置。

[請求項11] 前記インピーダンス調整機構は、導電バーを介して前記インピーダンス調整電極に接続され、
前記導電バーは、前記第2領域の内周側に沿うように配置され、前記インピーダンス調整機構との第1接続部と、前記インピーダンス調整電極との第2接続部とを有し、前記第1接続部と前記第2接続部との周方向における未接続部分を介して、前記第1接続部と前記第2接続部とが周方向に隣接する、
請求項1又は6に記載のプラズマ処理装置。

[請求項12] 前記導電バーは、前記基板支持器の基台の下部に配置され、スプリットリング共振器として作用する、
請求項11に記載のプラズマ処理装置。

[請求項13] 前記スプリットリング共振器の共振周波数は、前記第2バイアス信号の周波数である、

請求項 1 2 に記載のプラズマ処理装置。

[請求項14] 前記インピーダンス調整機構は、導電バーを介して複数の前記インピーダンス調整電極に接続され、

前記導電バーは、前記第 2 領域の内周側に沿うように周方向に配置される第 1 導電バーと、前記第 1 導電バーから前記基板支持器の基台の中央に向かって配置される複数の第 2 導電バーとを有し、

複数の前記第 2 導電バーは、それぞれ前記インピーダンス調整機構と接続される第 1 接続部を有し、

前記第 1 導電バーは、複数の前記第 2 導電バーそれぞれとの接続部に、複数の前記インピーダンス調整電極と接続される複数の第 2 接続部を有する、

請求項 1 又は 6 に記載のプラズマ処理装置。

[請求項15] 前記インピーダンス調整機構は、導電バーを介して前記インピーダンス調整電極に接続され、

前記導電バーは、複数ターンを有するように、前記第 2 領域に沿うように配置される、

請求項 1 又は 6 に記載のプラズマ処理装置。

[請求項16] 前記第 1 バイアス電源及び前記第 2 バイアス電源のうち少なくとも 1 つのバイアス電源から出力されるバイアス R F 信号の電圧及び電流を測定するように構成される測定部をさらに備え、

前記バイアス電源は、前記インピーダンス調整機構が調整される際に、前記測定部で測定された前記電圧及び前記電流に基づいて、前記第 1 バイアス電極及び前記第 2 バイアス電極の電位が予め設定した設定値となるように、前記バイアス R F 信号の電力を制御するように構成される、

請求項 1 又は 6 に記載のプラズマ処理装置。

[請求項17] 前記第 1 バイアス電源及び前記第 2 バイアス電源のうち少なくとも 1 つのバイアス電源から出力されるバイアス D C 信号の電圧及び電流

を測定するように構成される測定部をさらに備え、

前記バイアス電源は、前記インピーダンス調整機構が調整される際に、前記測定部で測定された前記電圧及び前記電流に基づいて、前記第1バイアス電極及び前記第2バイアス電極に供給される電力が予め設定した設定値となるように、前記バイアスDC信号の電力を制御するように構成される、

請求項1又は6に記載のプラズマ処理装置。