(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2011 年 12 月 8 日(08.12.2011)

PCT

(10) 国際公開番号
WO 2011/152045 A1

(51) 国際特許分類:
H01L 21/683 (2006.01) *B24B 7/22* (2006.01)
B24B 1/00 (2006.01)

(21) 国際出願番号: PCT/JP2011/003063

(22) 国際出願日: 2011 年 5 月 31 日(31.05.2011)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:
特願 2010-127076 2010 年 6 月 2 日(02.06.2010) JP

(71) 出願人 (米国を除く全ての指定国について): 三井化学東セロ株式会社(Mitsui Chemicals Tohcello, Inc.) [JP/JP]; 〒1018485 東京都千代田区神田美土代町７　住友不動産神田ビル Tokyo (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 林下　英司(HAYASHISHITA, Eiji). 才本　芳久(SAIMOTO, Yoshihisa). 片岡　真(KATAOKA, Makoto). 尾崎　勝敏(OZAKI, Katsutoshi). 酒井　充(SAKAI, Mitsuru).

(74) 代理人: 鷲田　公一(WASHIDA, Kimihito); 〒1600023 東京都新宿区西新宿１－２３－７　新宿ファーストウエスト８階 Tokyo (JP).

(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.


(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

[続葉有]

(54) **Title**: SHEET FOR PROTECTING SURFACE OF SEMICONDUCTOR WAFER, SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND SEMICONDUCTOR WAFER PROTECTION METHOD USING SHEET

(54) 発明の名称 : 半導体ウェハ表面保護用シート、およびそれを用いた半導体ウェハの保護方法と半導体装置の製造方法

[図1]



(57) **Abstract**: Disclosed is a semiconductor wafer surface protection sheet which has excellent adherence to the irregularities on the circuit formation surface of a semiconductor wafer, and has excellent detachability after being ground. Specifically, the semiconductor wafer surface protection sheet has: a substrate layer having a storage modulus (E) (25) at 25°C of at least 1GPa; a resin layer (A) wherein the storage modulus (E_A) (25) at 25°C and the storage modulus (E_A) (60) at 60°C satisfy the relationship E_A (60)/E_A (25) < 0.1, and the modulus of elongation (E_A) at 60°C is 0.005-1MPa; and a resin layer (B) wherein the storage modulus (E_B) (60) at 60°C is at least 1MPa, and is greater than the storage modulus (E_A) (60) at 60°C of the abovementioned resin layer (A), and which has a thickness of at least 0.1μm but less than 100μm.

(57) 要約:

[続葉有]

WO 2011/152045 A1