

**PROCEDE DE FABRICATION D'UN DISPOSITIF SEMICONDUCTEUR
A SILICIUM ^{28}Si PURIFIE ET DISPOSITIF AINSI OBTENU**

Domaine technique

5 L'invention concerne le domaine des dispositifs semiconducteurs, et plus précisément porte sur un procédé de fabrication d'un dispositif semiconducteur présentant une couche supérieure de silicium en isotope ^{28}Si avec très peu d'isotope ^{29}Si , particulièrement avantageuse pour réaliser des qubits de spin avec une technologie silicium. L'invention porte également sur un dispositif obtenu par ledit procédé.

10

Arrière-plan technologique

Le silicium standard contient nativement les isotopes à 14 et 15 neutrons, notés respectivement ^{28}Si et ^{29}Si . Ainsi, le silicium couramment utilisé en électronique contient près de 4% d'isotope ^{29}Si . Or, pour certaines applications, il est désirable de disposer d'une couche
15 silicium avec une très faible concentration en ^{29}Si . C'est notamment le cas pour réaliser des dispositifs avec des qubits de spin en technologie silicium, où il est souhaitable de disposer d'une couche silicium abritant les qubits la plus pure possible en ^{28}Si , afin d'éviter une décohérence rapide des qubits.

S'il est connu de faire croître par épitaxie des couches pures de silicium d'isotope ^{28}Si ,
20 un problème se pose lorsqu'il est souhaité de disposer d'une couche pure de silicium d'isotope ^{28}Si sur un substrat de silicium sur isolant, ou SOI pour l'anglais « Silicon on Insulator ». Un tel substrat SOI comprend un substrat de silicium, une couche d'oxyde enterrée, ou BOX pour l'anglais « Buried Oxide », sur le substrat de silicium, et une première couche supérieure de silicium sur la couche d'oxyde enterrée.

25 La formation de couches pures de silicium d'isotope ^{28}Si est très onéreuse, car le gaz précurseur purifié contenant uniquement l'isotope ^{28}Si est très cher. Il n'est donc pas économiquement envisageable de fabriquer un substrat SOI entièrement pur en silicium d'isotope ^{28}Si . La première couche supérieure de silicium et/ou la couche d'oxyde enterrée contiennent donc généralement aussi du silicium d'isotope ^{29}Si .

30 Une couche pure de silicium d'isotope ^{28}Si réalisée sur la première couche supérieure de silicium se voit polluée par des isotopes ^{29}Si migrant depuis la première couche supérieure de silicium et/ou la couche d'oxyde enterrée, puisque ces couches en contiennent, en particulier lors des étapes ultérieures de fabrication du dispositif semiconducteur, comme par exemple la réalisation de transistors, qui impliquent généralement des températures élevées propres à faire

migrer les isotopes ^{29}Si . Les performances des qubits dans cette couche de silicium ne sont donc pas optimales.

Présentation de l'invention

5

L'invention vise donc à proposer un procédé permettant d'obtenir à moindre coût un dispositif semiconducteur présentant une couche supérieure de silicium avec une très faible concentration d'isotope ^{29}Si .

10 À cet effet, l'invention propose un procédé de fabrication d'un dispositif semiconducteur, le procédé comprenant, à partir d'une structure initiale de silicium sur isolant, SOI, comprenant un substrat de silicium, une couche d'oxyde enterrée, BOX, et une première couche supérieure de silicium sur la couche d'oxyde enterrée, la première couche supérieure de silicium ayant une première concentration de l'isotope ^{28}Si et une première concentration de l'isotope ^{29}Si :

15 a) la formation par épitaxie d'une première couche épitaxiée de silicium d'isotope ^{28}Si sur la première couche supérieure (6) de silicium, la première couche supérieure de silicium présentant une première épaisseur et la première couche de silicium épitaxiée d'isotope ^{28}Si présentant une deuxième épaisseur;

20 b) un premier recuit d'homogénéisation, la première couche épitaxiée de silicium d'isotope ^{28}Si et la première couche supérieure de silicium formant alors une deuxième couche supérieure de silicium avec une deuxième concentration de l'isotope ^{28}Si supérieure à la première concentration de l'isotope ^{28}Si , et une deuxième concentration de l'isotope ^{29}Si inférieure à la première concentration de l'isotope ^{29}Si ;

c) un amincissement de la deuxième couche supérieure à une troisième épaisseur.

25 Le procédé est avantageusement complété par les différentes caractéristiques suivantes prises seules ou selon leurs différentes combinaisons possibles :

- la première épaisseur est inférieure à la troisième épaisseur ;
- la première épaisseur est inférieure à 5 nm, et de préférence inférieure ou égale à 3 nm ;
- la deuxième épaisseur est supérieure à 50 nm, et de préférence supérieure à 100 nm ;
- 30 - la troisième épaisseur est comprise entre 12 nm et 25 nm.

Avantageusement, le procédé peut comprendre, suite à l'amincissement de la deuxième couche supérieure :

d) la formation par épitaxie d'une deuxième couche épitaxiée de silicium d'isotope ^{28}Si sur la deuxième couche supérieure de silicium amincie à la troisième épaisseur, la deuxième

couche épitaxiée de silicium d'isotope ^{28}Si présentant une quatrième épaisseur ;

- e) un deuxième recuit d'homogénéisation, la deuxième couche épitaxiée de silicium d'isotope ^{28}Si et la deuxième couche supérieure de silicium amincie à la troisième épaisseur (T_3) formant alors une troisième couche supérieure de silicium avec une troisième concentration de l'isotope ^{28}Si supérieure à la deuxième concentration de l'isotope ^{28}Si , et une troisième concentration de l'isotope ^{29}Si inférieure à la deuxième concentration de l'isotope ^{29}Si .

Dans ce cas, de préférence la troisième épaisseur est inférieure ou égale à 6 nm. De préférence également, la deuxième épaisseur et la quatrième épaisseur sont supérieures à 20 nm. De préférence, la deuxième épaisseur et/ou la quatrième épaisseur sont inférieures à 60 nm, et de préférence encore inférieures à 50 nm.

Dans tous les cas, le procédé peut avantageusement être complété par les différentes caractéristiques suivantes prises seules ou selon leurs différentes combinaisons possibles :

- la formation par épitaxie d'une première couche épitaxiée de silicium d'isotope ^{28}Si et la formation par épitaxie d'une deuxième couche épitaxiée de silicium d'isotope ^{28}Si sont effectuées à partir d'un gaz précurseur purifié contenant uniquement l'isotope ^{28}Si ;
- les étapes du procédé sont mises en œuvre pour une première zone d'une surface du dispositif semiconducteur, et non mises en œuvre pour une deuxième zone de la surface du dispositif semiconducteur, le procédé comprenant ultérieurement la formation de transistors sur la deuxième zone de la surface du dispositif semiconducteur, la première zone de la surface étant configurée pour abriter des qubits ;
- la première zone a une épaisseur supérieure d'au moins 2 nm par rapport à l'épaisseur de la deuxième zone ;
- le procédé peut comprendre ultérieurement la réalisation de tranchées d'isolation, et le comblement de tranchées d'isolation en utilisant un gaz précurseur purifié contenant uniquement l'isotope ^{28}Si ;
- le procédé peut comprendre une étape ultérieure de bombardement localisé d'une surface de la structure par de l'argon pour uniformiser l'épaisseur de la troisième couche de silicium ;
- le procédé peut comprendre une étape préalable d'amincissement de la première couche supérieure de silicium jusqu'à la première épaisseur.

Un autre objet de l'invention concerne un dispositif obtenu par le procédé décrit ci-dessus. Ledit dispositif comprend un substrat de silicium, une couche d'oxyde enterrée, BOX, et une couche supérieure de silicium sur la couche d'oxyde enterrée.

Présentation des figures

D'autres caractéristiques, buts et avantages de l'invention ressortiront de la description qui suit, qui est purement illustrative et non limitative, et qui doit être lue en regard des dessins annexés sur lesquels :

- 5 - la figure 1 illustre une structure initiale de silicium sur isolant, selon un mode de réalisation possible de l'invention ;
- la figure 2 illustre la structure après un amincissement de la première couche supérieure de silicium, selon un mode de réalisation possible de l'invention ;
- la figure 3 illustre la structure après la formation par épitaxie d'une première couche de silicium d'isotope ^{28}Si , selon un mode de réalisation possible de l'invention ;
- 10 - la figure 4 illustre la structure après le premier recuit d'homogénéisation, selon un mode de réalisation possible de l'invention ;
- la figure 5 illustre la structure après un amincissement de la deuxième couche supérieure de silicium, selon un mode de réalisation possible de l'invention ;
- 15 - la figure 6 illustre la structure après la formation par épitaxie d'une deuxième couche de silicium d'isotope ^{28}Si , selon un mode de réalisation possible de l'invention ;
- la figure 7 illustre la structure après un deuxième recuit d'homogénéisation, selon un mode de réalisation possible de l'invention ;
- la figure 8 illustre la structure après la formation de tranchées d'isolation, selon un mode de
- 20 réalisation possible de l'invention.

Description détaillée

- En référence à la **Figure 1**, le procédé de fabrication d'un dispositif semiconducteur est mis en œuvre à partir d'une structure initiale 1 de silicium sur isolant, SOI, comprenant un
- 25 substrat de silicium 2, une couche d'oxyde enterrée 4, BOX, et une première couche supérieure 6 de silicium sur la couche d'oxyde enterrée, la première couche supérieure 6 de silicium ayant une première concentration $C_{1,28}$ de l'isotope ^{28}Si et une première concentration $C_{1,29}$ de l'isotope ^{29}Si . Le silicium de la structure initiale 1 est standard, c'est-à-dire qu'il n'a pas été purifié de manière substantielle de ses isotopes ^{29}Si . Typiquement, la première concentration
 - 30 $C_{1,28}$ de l'isotope ^{28}Si est comprise entre 92% et 93%, tandis que la première concentration $C_{1,29}$ de l'isotope ^{29}Si est comprise entre 4% et 5%. De l'isotope ^{30}Si est aussi présent typiquement à hauteur de 3% environ, mais n'a pas de conséquences significatives, et ne sera pas évoqué plus avant, bien que le procédé résulte dans une élimination de cet isotope ^{30}Si de la même façon que l'isotope ^{29}Si . A des fins de démonstration non limitative, les valeurs de 96% pour $C_{1,28}$ et

de 4% pour $C_{1,29}$ sont retenues. Dans le présent texte, les concentrations indiquées sont des concentrations molaires.

La structure initiale 1 de silicium sur isolant est de préférence une structure FDSOI, de l'anglais « fully depleted silicon-on-insulator » où au moins la première couche supérieure 6 est complètement déplétée. La couche d'oxyde enterrée 4 est typiquement en oxyde de silicium.

Si la première couche supérieure 6 de silicium n'est pas suffisamment fine, et par exemple si elle est plus épaisse qu'une première épaisseur inférieure ou égale à 5 nm, le procédé peut comprendre une étape préalable d'amincissement de la première couche supérieure 6 de silicium jusqu'à une première épaisseur T_1 inférieure ou égale à 5 nm, et de préférence inférieure ou égale à 4 nm, et de préférence inférieure ou égale à 3 nm. A titre de démonstration pour les exemples qui suivent, on retient 3 nm comme première épaisseur T_1 . L'amincissement peut par exemple être effectué par une oxydation dans un four, suivie par une attaque, par exemple chimique, en particulier en utilisant un acide hydrofluorique (HF), connue sous les termes anglais de « HF wet etching », ou bien par une attaque dite sèche, par exemple utilisant un plasma. La **Figure 2** montre la structure avec la première couche supérieure 6 de silicium à la première épaisseur T_1 .

Le procédé comprend la formation par épitaxie d'une première couche épitaxiée 8 de silicium d'isotope ^{28}Si sur la première couche supérieure 6 de silicium, la première couche épitaxiée 8 de silicium d'isotope ^{28}Si ayant une deuxième épaisseur T_2 . De préférence, la deuxième épaisseur T_2 est supérieure ou égale à 15 nm, et de préférence encore supérieure ou égale à 20 nm. L'épitaxie peut être effectuée à partir d'un gaz précurseur purifié contenant uniquement l'isotope ^{28}Si , c'est-à-dire au moins 99,9% d'isotope ^{28}Si . Par exemple, à partir d'un gaz de SiF_4 , un triage en fonction de la masse permet de ne conserver que le $^{28}\text{SiF}_4$. Des composés chlorure permettent ensuite d'obtenir l'atome de silicium d'isotope ^{28}Si . On obtient alors, comme illustré sur la **Figure 3**, une première couche épitaxiée 8 de silicium d'isotope ^{28}Si sur la première couche supérieure 6 de silicium, avec donc une épaisseur au-dessus de la couche d'oxyde enterrée 4 correspondant à la somme de la première épaisseur T_1 et de la deuxième épaisseur T_2 .

Le procédé comprend ensuite un premier recuit thermique d'homogénéisation, visant à homogénéiser les concentrations d'isotopes ^{28}Si et ^{29}Si entre la première couche épitaxiée 8 de silicium et la première couche supérieure 6 de silicium, qui forment alors une deuxième couche supérieure 10 de silicium, comme illustré sur la **Figure 4**. La deuxième couche supérieure 10 de silicium a une deuxième concentration $C_{2,28}$ de l'isotope ^{28}Si supérieure à la première concentration $C_{1,28}$ de l'isotope ^{28}Si , et une deuxième concentration $C_{2,29}$ de l'isotope ^{29}Si

inférieure à la première concentration $C_{1,29}$ de l'isotope ^{29}Si . Lors du premier recuit thermique d'homogénéisation, le chauffage de la structure 1 permet aux isotopes ^{29}Si de migrer depuis la première couche supérieure 6 de silicium vers la première couche épitaxiée 8 de silicium. Par exemple, le recuit thermique d'homogénéisation peut être mené à une température d'au moins 1000°C pendant au moins 20 minutes, et de préférence d'au moins 1050°C pendant au moins 30 minutes. Il est toutefois possible de modifier la température et la durée du recuit thermique dès lors que le budget thermique permet de faire migrer suffisamment les isotopes ^{29}Si vers la partie supérieure de la deuxième couche supérieure 10. Il est par exemple possible de se reporter à l'article de V. Mazzocchi et al. "99.992% ^{28}Si CVD-grown epilayer on 300 nm substrates for large scale integration of silicon spin qubits", Journal of Crystal Growth 509 (2019) 1-7, à la fois pour des informations sur la croissance épitaxiale et sur le recuit thermique d'homogénéisation dans ce contexte.

La deuxième concentration $C_{2,29}$ de l'isotope ^{29}Si dépend de la première épaisseur T_1 et de la deuxième épaisseur T_2 , ainsi que de la première concentration $C_{1,29}$ de l'isotope ^{29}Si :

$$C_{2,29} = C_{1,29} \times \frac{T_1}{T_1 + T_2}$$

En prenant $C_{1,29}=4\%$, $T_1=3$ nm, et $T_2=30$ nm, on obtient $C_{2,29}=0,36\%$, soit une division par 10 de la concentration en isotope ^{29}Si dans la deuxième couche supérieure 10 de silicium par rapport à la première couche supérieure 6 de silicium, c'est-à-dire par rapport à du silicium standard. Il est toutefois possible que certains isotopes ^{29}Si migrent depuis la couche d'oxyde enterrée 4 vers la deuxième couche supérieure 10 de silicium lors du recuit thermique d'homogénéisation. Cet effet ne remet cependant pas en cause la diminution substantielle de la deuxième concentration $C_{2,29}$ de l'isotope ^{29}Si par rapport à la première concentration $C_{1,29}$ de l'isotope ^{29}Si , et il est possible de limiter cet effet en limitant le budget thermique du premier recuit thermique d'homogénéisation.

Le procédé comprend ensuite un amincissement de la deuxième couche supérieure 10 à une troisième épaisseur T_3 , comme illustré sur la **Figure 5**. Les mêmes modalités que pour l'amincissement éventuel de la première couche supérieure 6 peuvent être utilisées. De préférence, la troisième épaisseur T_3 est inférieure ou égale à 6 nm, et de préférence encore inférieure ou égale à 4 nm. La troisième épaisseur T_3 peut cependant être supérieure à la première épaisseur T_1 .

Le procédé comprend ensuite la formation par épitaxie d'une deuxième couche épitaxiée 12 de silicium d'isotope ^{28}Si sur la deuxième couche supérieure 10 de silicium amincie à la troisième épaisseur T_3 , la deuxième couche épitaxiée 12 de silicium d'isotope ^{28}Si présentant

une quatrième épaisseur T_4 . De préférence, la quatrième épaisseur T_4 est supérieure ou égale à 15 nm, et de préférence encore supérieure ou égale à 20 nm. On obtient alors, comme illustré sur la **Figure 6**, une deuxième couche épitaxiée 12 de silicium d'isotope ^{28}Si sur la deuxième couche supérieure 10 de silicium, avec donc une épaisseur au-dessus de la couche d'oxyde enterrée correspondant à la somme de la troisième épaisseur T_3 et de la quatrième épaisseur T_4 .

Le procédé comprend ensuite un deuxième recuit d'homogénéisation, visant à homogénéiser les concentrations d'isotopes ^{28}Si et ^{29}Si entre la deuxième couche épitaxiée 12 de silicium et la deuxième couche supérieure 10 de silicium, qui forment alors une troisième couche supérieure 14 de silicium, comme illustré sur la **Figure 7**.

La troisième couche supérieure 14 de silicium a une troisième concentration $C_{3,28}$ de l'isotope ^{28}Si supérieure à la deuxième concentration $C_{2,28}$ de l'isotope ^{28}Si , et une troisième concentration $C_{3,29}$ de l'isotope ^{29}Si inférieure à la deuxième concentration $C_{2,29}$ de l'isotope ^{29}Si . Comme lors du premier recuit thermique d'homogénéisation, le chauffage de la structure permet aux isotopes ^{29}Si de migrer depuis la deuxième couche supérieure 10 de silicium vers la deuxième couche épitaxiée 12 de silicium. Par exemple, le recuit thermique d'homogénéisation peut être mené à une température d'au moins 1000°C pendant au moins 20 minutes, et de préférence d'au moins 1050°C pendant au moins 30 minutes. Il est toutefois possible de modifier la température et la durée du recuit thermique dès lors que le budget thermique permet de faire migrer suffisamment les isotopes ^{29}Si vers la partie supérieure de la troisième couche supérieure.

La troisième concentration $C_{3,29}$ de l'isotope ^{29}Si dépend de la troisième épaisseur T_3 et de la quatrième épaisseur T_4 , ainsi que de la deuxième concentration $C_{2,29}$ de l'isotope ^{29}Si :

$$C_{3,29} = C_{2,29} \times \frac{T_3}{T_3 + T_4}$$

que l'on peut aussi exprimer en fonction de la première concentration $C_{1,29}$ de l'isotope

^{29}Si :

$$C_{3,29} = C_{1,29} \times \frac{T_1}{T_1 + T_2} \times \frac{T_3}{T_3 + T_4}$$

En prenant $C_{1,29}=4\%$, $T_1=3$ nm, $T_2=30$ nm, $T_3=5$ nm et $T_4=25$ nm, on obtient $C_{3,29}=0,06\%$, soit une division par plus de 50 de la concentration en isotope ^{29}Si dans la troisième couche supérieure 14 de silicium par rapport à la première couche supérieure 6 de silicium, c'est-à-dire par rapport à du silicium standard. Une éventuelle migration d'isotopes ^{29}Si depuis la couche d'oxyde enterrée 4 vers la troisième couche supérieure 14 de silicium lors

du second recuit thermique d'homogénéisation peut avoir lieu, mais de manière encore moins prononcée qu'auparavant, car la concentration en isotopes ^{29}Si de la couche d'oxyde enterrée 4 décroît à chaque migration. Il est également possible de limiter cet effet en limitant le budget thermique du second recuit thermique d'homogénéisation. Dans tous les cas, il est possible
5 d'obtenir une troisième couche supérieure 14 de silicium comprenant moins de 0,1% d'isotope ^{29}Si .

On obtient alors un dispositif semiconducteur comprenant une couche supérieure 14 de silicium sur la couche d'oxyde enterrée 4 qui est pratiquement dépourvue d'isotope ^{29}Si , avec seulement deux itérations d'amincissement-épitaxie-recuit thermique. Le procédé est donc très
10 économique car il ne requiert typiquement qu'entre 30 nm et 80 nm de croissance épitaxiale faisant appel à un onéreux gaz précurseur constitué seulement d'isotopes ^{28}Si . Il est possible d'augmenter la pureté obtenue en recommençant un cycle d'amincissement et d'épitaxie comme décrit, et/ou en amincissant encore plus les couches supérieures 6, 10 de silicium lors de leur amincissement, et/ou en augmentant l'épaisseur des couches épitaxiées 8, 12. Il suffit
15 de diminuer l'épaisseur des couches épitaxiées 8, 12 pour diminuer les coûts, éventuellement au détriment du degré de pureté obtenu.

Ces cycles d'amincissement-épitaxie-recuit thermique peuvent présenter l'inconvénient de détériorer l'uniformité d'épaisseur de la couche supérieure 14 de silicium finale, destinée à être la couche active du dispositif semiconducteur. Toutefois, de faibles variations d'épaisseur
20 sont acceptables pour former des qubits dans le dispositif semiconducteur puisque les qubits sont généralement formés dans un canal plus épais (par exemple entre 10 et 15 nm) que pour un canal d'un transistor classique, dont l'épaisseur est de l'ordre de 7 à 10 nm. S'il est souhaité d'améliorer l'homogénéité de l'épaisseur de la couche supérieure 14 finale de silicium qui est au-dessus de la couche d'oxyde enterrée 4, il est possible de procéder à un arasage, ou
25 « trimming » en anglais, par exemple par un bombardement de la couche supérieure de silicium par de l'argon.

Le procédé peut être mis en œuvre sur l'ensemble d'une tranche, ou « wafer » en anglais, ou seulement sur les zones destinées à abriter des qubits, afin de réduire la consommation de gaz précurseur de ^{28}Si pur. En outre, ne pas mettre en œuvre le procédé sur certaines zones
30 permet de conserver l'épaisseur plus fine et plus uniforme de la couche supérieure de silicium dans les zones destinées à former les transistors, et d'avoir une épaisseur plus importante dans les zones purifiées destinées aux qubits. Ainsi, de préférence, les étapes du procédé sont mises en œuvre pour une première zone d'une surface du dispositif semiconducteur, et non mises en œuvre pour une deuxième zone de la surface du dispositif semiconducteur, le procédé

comprenant ultérieurement la formation de transistors sur la deuxième zone de la surface du dispositif semiconducteur, la première zone de la surface étant configurée pour abriter des qubits. De préférence, la première zone a une épaisseur supérieure d'au moins 2 nm par rapport à l'épaisseur de la deuxième zone, et de préférence encore d'au moins 4 nm par rapport à l'épaisseur de la deuxième zone. Il est par exemple possible d'utiliser un masque de nitrure de silicium sur la deuxième zone de la surface du dispositif semiconducteur pendant les mises en œuvre des étapes décrites du procédé.

Ainsi qu'évoqué précédemment, les étapes ultérieures de fabrication, par exemple pour réaliser des transistors, peuvent impliquer une montée en température du dispositif semiconducteur, favorisant la diffusion d'isotopes ^{29}Si dans la couche supérieure finale 14 de laquelle ils étaient pratiquement absents. Afin de limiter cette diffusion, il est possible de réaliser à la suite du procédé décrit la réalisation de tranchées d'isolation 16, ou STI de l'anglais « shallow trench isolation », et le comblement des tranchées d'isolation 16 en utilisant un gaz précurseur purifié contenant uniquement l'isotope ^{28}Si , comme illustré sur la **Figure 8**. Ainsi, les tranchées d'isolation 16 sont dépourvues d'isotopes ^{29}Si et ceux-ci ne peuvent donc pas migrer vers la couche supérieure finale 14 de silicium purifiée par les étapes décrites du procédé. Avantagusement, il s'agit au moins des tranchées d'isolation 16 à proximité des endroits destinés à abriter des qubits. De telles tranchées d'isolation 16 traversent au moins la couche supérieure 14, typiquement aussi la couche d'oxyde enterrée 4, et atteignent généralement le substrat 2. Il est toutefois possible de prévoir des tranchées d'isolation 16 avec des profondeurs moindres.

Il est également possible, en utilisant les mêmes modalités sauf spécifier autrement, de ne mener qu'un seul cycle de formation par épitaxie d'une première couche épitaxiée 8 d'une deuxième épaisseur T_2 puis premier recuit d'homogénéisation, et amincissement de la deuxième couche supérieure 10 à la troisième épaisseur T_3 . Dans ce cas, la deuxième épaisseur T_2 est de préférence supérieure ou égale à 50 nm, et de préférence encore supérieure à 100 nm. Comme précédemment, la deuxième concentration $C_{2,29}$ de l'isotope ^{29}Si dépend de la première épaisseur T_1 et de la deuxième épaisseur T_2 , ainsi que de la première concentration $C_{1,29}$ de l'isotope ^{29}Si :

$$C_{2,29} = C_{1,29} \times \frac{T_1}{T_1 + T_2}$$

En prenant $C_{1,29}=4\%$, $T_1=3$ nm, et $T_2=60$ nm, on obtient $C_{2,29}=0,48\%$, soit une division par plus de 8 de la concentration en isotope ^{29}Si dans la deuxième couche supérieure 10 de silicium par rapport à la première couche supérieure 6 de silicium, c'est-à-dire par rapport à du

silicium standard. Plus la deuxième épaisseur T_2 est importante, plus la purification sera importante, mais le coût peut être plus élevé que dans les variantes à plusieurs cycles, qui consomment moins d'épaisseur de couche épitaxiée.

Typiquement, l'amincissement réduit d'au moins 30 nm la deuxième couche supérieure
5 10, et de préférence d'au moins 45 nm. La troisième épaisseur T_3 est plus épaisse, puisque l'amincissement de la deuxième couche supérieure n'est pas suivi par une formation par épitaxie d'une deuxième couche épitaxiée 12. De préférence, la troisième épaisseur T_3 est comprise entre 12 nm et 25 nm.

L'invention n'est pas limitée au mode de réalisation décrit et représenté aux figures
10 annexées. Des modifications restent possibles, notamment du point de vue de la constitution des diverses caractéristiques techniques ou par substitution d'équivalents techniques, sans sortir pour autant du domaine de protection de l'invention, lequel est défini par les revendications ci-après.

Revendications

1. Procédé de fabrication d'un dispositif semiconducteur, le procédé comprenant, à partir d'une structure (1) initiale de silicium sur isolant, SOI, comprenant un substrat de silicium (2), une couche d'oxyde enterrée (4), BOX, et une première couche supérieure (6) de silicium sur la couche d'oxyde enterrée (4), la première couche supérieure (6) de silicium ayant une première concentration de l'isotope ^{28}Si et une première concentration de l'isotope ^{29}Si :
- 5 a) la formation par épitaxie d'une première couche épitaxiée (8) de silicium d'isotope ^{28}Si sur la première couche supérieure (6) de silicium, la première couche supérieure (6) de silicium présentant une première épaisseur (T_1) et la première couche de silicium épitaxiée (8) d'isotope ^{28}Si présentant une deuxième épaisseur (T_2);
- 10 b) un premier recuit d'homogénéisation, la première couche épitaxiée (8) de silicium d'isotope ^{28}Si et la première couche supérieure (6) de silicium formant alors une deuxième couche supérieure (10) de silicium avec une deuxième concentration de l'isotope ^{28}Si supérieure à la première concentration de l'isotope ^{28}Si , et une deuxième concentration de l'isotope ^{29}Si inférieure à la première concentration de l'isotope ^{29}Si ;
- 15 c) un amincissement de la deuxième couche supérieure (10) à une troisième épaisseur (T_3).
- 20 2. Procédé selon la revendication 1, dans lequel la première épaisseur (T_1) est inférieure à la troisième épaisseur (T_3).
3. Procédé selon l'une quelconque des revendications précédentes, dans lequel la première épaisseur (T_1) est inférieure à 5 nm, et de préférence inférieure ou égale à 3 nm.
- 25 4. Procédé selon l'une des revendications précédentes, dans lequel la deuxième épaisseur (T_2) est supérieure à 50 nm, et de préférence supérieure à 100 nm.
5. Procédé selon l'une des revendications précédentes, dans lequel la troisième épaisseur (T_3) est comprise entre 12 nm et 25 nm.
- 30 6. Procédé selon l'une des revendications 1 à 3, comprenant suite à l'amincissement de la deuxième couche supérieure (10) :

d) la formation par épitaxie d'une deuxième couche épitaxiée (12) de silicium d'isotope ^{28}Si sur la deuxième couche supérieure (10) de silicium amincie à la troisième épaisseur (T_3), la deuxième couche épitaxiée (12) de silicium d'isotope ^{28}Si présentant une quatrième épaisseur (T_4) ;

- 5 e) un deuxième recuit d'homogénéisation, la deuxième couche épitaxiée (12) de silicium d'isotope ^{28}Si et la deuxième couche supérieure (10) de silicium amincie à la troisième épaisseur (T_3) formant alors une troisième couche supérieure (14) de silicium avec une troisième concentration de l'isotope ^{28}Si supérieure à la deuxième concentration de l'isotope ^{28}Si , et une troisième concentration de l'isotope ^{29}Si inférieure à la deuxième concentration de l'isotope ^{29}Si .
- 10

7. Procédé selon la revendication 6, dans lequel la troisième épaisseur (T_3) est inférieure ou égale à 6 nm.

- 15 8. Procédé selon l'une quelconque des revendications 6 à 7, dans lequel la deuxième épaisseur (T_2) et la quatrième épaisseur (T_4) sont supérieures à 20 nm.

9. Procédé selon l'une quelconque des revendications précédentes, dans lequel la formation par épitaxie d'une première couche épitaxiée (8) de silicium d'isotope ^{28}Si et la formation par épitaxie d'une deuxième couche épitaxiée (12) de silicium d'isotope ^{28}Si sont effectuées à partir d'un gaz précurseur purifié contenant uniquement l'isotope ^{28}Si .
- 20

10. Procédé selon l'une quelconque des revendications précédentes, dans lequel les étapes du procédé sont mises en œuvre pour une première zone d'une surface du dispositif semiconducteur, et non mises en œuvre pour une deuxième zone de la surface du dispositif semiconducteur, le procédé comprenant ultérieurement la formation de transistors sur la deuxième zone de la surface du dispositif semiconducteur, la première zone de la surface étant configurée pour abriter des qubits.
- 25

11. Procédé selon la revendication précédente, dans lequel la première zone a une épaisseur supérieure d'au moins 2 nm par rapport à l'épaisseur de la deuxième zone.
- 30

12. Procédé selon l'une quelconque des revendications précédentes, comprenant ultérieurement la réalisation de tranchées d'isolation (16), et le comblement de tranchées d'isolation (16) en utilisant un gaz précurseur purifié contenant uniquement l'isotope ^{28}Si .

5 13. Procédé selon l'une quelconque des revendications précédentes, comprenant une étape ultérieure de bombardement localisé d'une surface de la structure par de l'argon pour uniformiser l'épaisseur de la troisième couche (14) de silicium.

10 14. Procédé selon l'une quelconque des revendications précédentes, comprenant une étape préalable d'amincissement de la première couche supérieure (6) de silicium jusqu'à la première épaisseur (T_1).

15 15. Dispositif semiconducteur comprenant un substrat de silicium (2), une couche d'oxyde enterrée (4), BOX, et une couche supérieure (10, 14) de silicium sur la couche d'oxyde enterrée (4), obtenu par le procédé selon l'une des revendications 1 à 14.