

明 細 書

発明の名称：抵抗変化型記憶装置

技術分野

[0001] 本発明の実施形態は、抵抗変化型記憶装置に関する。

背景技術

[0002] 近年、ある種の金属酸化物に電圧を印加すると、この金属酸化物の電気抵抗値が２水準の値の間で変化する現象が発見され、この現象を利用した記憶装置が提案されている。このような記憶装置を抵抗変化型記憶装置（Resistance Random Access Memory：ReRAM）という。

[0003] 図１４（ａ）～（ｃ）は、従来の抵抗変化型記憶装置の動作を模式的に示す図であり、（ａ）は初期状態を示し、（ｂ）は低抵抗状態を示し、（ｃ）は高抵抗状態を示す。

図１５は、横軸に電圧をとり、縦軸に電流をとって、従来の抵抗変化型記憶装置のＩ－Ｖ特性を例示するグラフ図である。

[0004] 図１４（ａ）に示すように、従来の抵抗変化型記憶装置１０１のメモリセル１１０においては、下部電極１１１、抵抗変化層１１２及び上部電極１１３がこの順に積層されている。また、抵抗変化型記憶装置１０１には電源回路１１５が設けられており、下部電極１１１と上部電極１１３との間に接続されている。抵抗変化層１１２は金属酸化物からなり、その内部には多数の酸素欠損部１１４が存在している。酸素欠損部１１４は、酸素の濃度が相対的に低く、金属の濃度が相対的に高い部分である。初期状態においては、酸素欠損部１１４は抵抗変化層１１２内にランダムに分散しており、抵抗変化層１１２は高い電気抵抗値を持つ。図１５において、初期状態は状態 S_0 として示されている。

[0005] 図１５に動作 M_1 として示すように、電源回路１１５が、下部電極１１１と上部電極１１３との間に、上部電極１１３が正極となり下部電極１１１が負極となるような電圧（正電圧）を印加すると、図１４（ｂ）に示すように、

抵抗変化層 112 内に、酸素欠損部 114 からなる電流経路が形成される。この電流経路を「フィラメント」といい、初期状態にある抵抗変化層 112 内にフィラメント 116 を形成する操作を「フォーミング」という。これにより、図 15 に状態 S_1 として示すように、抵抗変化層 112 が低抵抗状態（LRS : Low Resistance State）に移行し、大きな電流が流れるようになる。なお、電源回路 115 には電流制限機構が設けられており、メモリセル 110 に流れる電流は例えば 5 mA 以下に制限される。

[0006] 次に、図 15 に動作 M_2 として示すように、下部電極 111 と上部電極 113 との間に印加する電圧を連続的に減少させ、負の電圧とする。すると、図 15 に状態 S_2 として示すように、電圧が所定の負の値に達したときに、抵抗変化層 112 が高抵抗状態（HRS : High Resistance State）に移行し、流れる電流が減少する。この操作を「リセット」という。図 14 (c) に示すように、高抵抗状態においては、フィラメント 116 の一端部から酸素欠損部 114 が外れているものと推測される。

[0007] その後、図 15 に動作 M_3 として示すように、電圧を連続的にゼロに近づけていくと、抵抗変化層 112 は高抵抗状態を保持したまま、 $I-V$ 特性はオームの法則に従って推移する。そして、電圧がゼロを超えて増加し、ある正の値に達すると、図 15 に状態 S_3 として示すように、抵抗変化層 112 が低抵抗状態に戻り、電流が不連続的に増加する。この操作を「セット」という。このとき、図 14 (b) に示すように、フィラメント 116 の欠落部が修復され、再び下部電極 111 と上部電極 113 との間に連続的に配置されたものと推定される。

[0008] 以後、動作 M_2 及び M_3 を繰り返すことにより、リセットとセットを繰り返し、低抵抗状態と高抵抗状態とを任意に切り替えることができる。このようにして、1 つのメモリセルに 2 値の情報を書き込むことができる。また、電極間に所定の読出電圧、例えば、 -0.1 V の電圧を印加したときに流れる電流の大きさを検出することにより、書き込んだ情報を読み出すことができる。

[0009] しかしながら、このような従来の抵抗変化型記憶装置においては、電気抵抗値のオン／オフ比、すなわち、所定の読出電圧を印加したときに、高抵抗状態であるときに流れる電流の大きさに対する低抵抗状態であるときに流れる電流の大きさの比の値が低いという問題がある。図15に示す例では、オン／オフ比は 10^1 程度である。この場合、10個のメモリセルを直列に接続して電流を流すと、全てのメモリセルが高抵抗状態であっても、1個のメモリセルが低抵抗状態にあるときと同等の電流が流れてしまうことになり、記憶されている値の判定が困難になる。このため、オン／オフ比が低いと、メモリセルの高集積化が困難になる。従来の金属酸化物中にフィラメントを形成する方式の抵抗変化型記憶装置においては、オン／オフ比は高くても 10^2 程度である。

[0010] また、従来の抵抗変化型記憶装置においては、初期状態の抵抗変化層に対してフォーミングを施すことが必要になる。フォーミングは、抵抗変化層内に偶発的にフィラメントが形成されることを期待するものであるため、制御が難しいという問題がある。

[0011] 非特許文献1には、抵抗変化層を薄膜化することにより、フィラメントの形成を容易にし、フォーミングを不要とする技術が開示されている。非特許文献1においては、 $(TiN/TiO_x/HfO_x/TiN)$ 積層構造において、抵抗変化層である HfO_x 膜の膜厚を薄くするほどフォーミング電圧を低下させることができ、 HfO_x 膜の膜厚を3nm以下とすれば、フォーミング電圧を実質的にゼロにすることができると記載されている。

[0012] また、非特許文献2には、抵抗変化層中に異種元素を添加することにより、欠陥を導入してフィラメントの形成を容易にする技術が開示されている。非特許文献2においては、 $(Al/AlO:N/Al)$ 積層構造において、抵抗変化層である $(AlO:N)$ 膜中に窒素を導入することにより、フォーミング電圧をセット電圧と等しくすることができると記載されている。

[0013] しかしながら、非特許文献1及び2に開示されている技術では、フォーミング電圧をセット電圧と同程度又はそれ以下まで低減できるだけであり、オ

ン／オフ比を高めることはできない。このため、メモリセルの高集積化はやはり困難である。

先行技術文献

非特許文献

[0014] 非特許文献1：H. Y. Lee¹, et al., Technical Digest of International electron Devices Meeting (IEDM) 2008, p.297-300

非特許文献2：Wanki Kim, et al., 2011 Symposium on VLSI Technology Digest of Technical Papers. p.22-23

発明の概要

発明が解決しようとする課題

[0015] 本発明の目的は、オン／オフ比が高い抵抗変化型記憶装置を提供することである。

課題を解決するための手段

[0016] 実施形態に係る抵抗変化型記憶装置は、第1の元素を含む第1電極と、前記第1電極上に設けられ、前記第1の元素の酸化物を含む抵抗変化層と、前記抵抗変化層上に設けられ、第2の元素及び酸素を含み、酸素イオン伝導性を持ち、比誘電率が前記抵抗変化層の比誘電率よりも高い酸素伝導層と、前記酸素伝導層上に設けられた第2電極と、を備える。そして、前記第1電極と前記第2電極との間の電圧をゼロから連続的に増加させたときに、前記酸素伝導層よりも先に前記抵抗変化層が絶縁破壊する。

図面の簡単な説明

[0017] [図1]実施形態に係る抵抗変化型装置を例示する断面図である。

[図2] (a) 及び (b) は、実施形態に係る抵抗変化型記憶装置の動作を例示する模式的断面図であり、(a) は低抵抗状態を示し、(b) は高抵抗状態を示す。

[図3] (a) 及び (b) は、横軸に状態をとり、縦軸に一定の読出電圧を印加したときに流れる電流の大きさをとって、実施形態の効果を模式的に説明す

る図であり、（a）は従来の装置を示し、（b）は実施形態の装置を示す。

[図4]横軸に温度をとり、縦軸に酸素イオンの伝導度をとって、多結晶二酸化セリウム（ CeO_2 ）及び多結晶イットリア安定化ジルコニア（YSZ）の酸素イオン伝導度を例示するグラフ図である。

[図5]横軸に抵抗変化層の厚さをとり、縦軸に酸素伝導層の酸素イオンの伝導度をとって、フォーミングが不要となる抵抗変化層の厚さと酸素伝導層の酸素イオン伝導度との関係を示すグラフ図である。

[図6]横軸に酸素伝導層の厚さをとり、縦軸にセット電圧をとって、種々の要因がセット電圧に及ぼす影響を例示するグラフ図である。

[図7]（a）は第1実施例の試料を示す断面図であり、（b）は横軸に電圧をとり縦軸に電流をとって、この試料のI-V特性を示すグラフ図である。

[図8]（a）は第1比較例の試料を示す断面図であり、（b）は横軸に電圧をとり縦軸に電流をとって、この試料のI-V特性を示すグラフ図である。

[図9]（a）は、第1実施例の試料の断面を示すTEM写真であり、（b）は、第1比較例の試料の断面を示すTEM写真である。

[図10]（a）は第2実施例の試料を示す断面図であり、（b）は横軸に電圧をとり縦軸に電流をとって、この試料のI-V特性を示すグラフ図である。

[図11]（a）は第2比較例の試料を示す断面図であり、（b）は横軸に電圧をとり縦軸に電流をとって、この試料のI-V特性を示すグラフ図である。

[図12]（a）は第3実施例の試料を示す断面図であり、（b）は横軸に電圧をとり縦軸に電流をとって、この試料のI-V特性を示すグラフ図である。

[図13]（a）は第4実施例の試料を示す断面図であり、（b）は横軸に電圧をとり縦軸に電流をとって、この試料のI-V特性を示すグラフ図である。

[図14]（a）～（c）は、従来の抵抗変化型記憶装置の動作を模式的に示す図であり、（a）は初期状態を示し、（b）は低抵抗状態を示し、（c）は高抵抗状態を示す。

[図15]横軸に電圧をとり、縦軸に電流をとって、従来の抵抗変化型記憶装置のI-V特性を例示するグラフ図である。

発明を実施するための形態

[0018] 以下、図面を参照しつつ、本発明の実施形態について説明する。

図1は、本実施形態に係る抵抗変化型装置を例示する断面図である。

図1に示すように、本実施形態に係る抵抗変化型記憶装置（以下、単に「装置1」ともいう）においては、メモリセル10が設けられている。メモリセル10においては、下部電極11、抵抗変化層12、酸素伝導層13及び上部電極14がこの順に積層されている。例えば、抵抗変化層12は下部電極11及び酸素伝導層13に接し、酸素伝導層13は上部電極14に接している。また、装置1においては、下部電極11と上部電極14との間に電圧を印加する電源回路15が設けられている。なお、本明細書においては、説明の便宜上、下部電極11から上部電極14に向かう方向を「上」といい、その反対方向を「下」というが、これらは重力の方向とは無関係である。

[0019] 先ず、メモリセル10の構成を、各部の材料の一例を挙げて説明する。図1には、以下で例示する材料の化学式を表記している。但し、各部の材料は以下の例には限定されない。各部に要求される材料の一般的な特性については、後述する。

[0020] 下部電極11は、シリコン（Si）を含む材料によって形成されており、例えば、ニッケルダイシリサイド（NiSi₂）によって形成されている。

抵抗変化層12は、共有結合した酸化物からなり、例えばシリコン酸化物、例えば、二酸化珪素（SiO₂）により形成されている。

酸素伝導層13は、酸素イオンの伝導性を持つ層であり、イオン結合した酸化物、例えばセリウム酸化物（CeO_x）、例えば二酸化セリウム（CeO₂）により形成されている。

上部電極14は、例えばタングステン（W）等の導電性材料により形成されている。

[0021] このようなメモリセル10は、基板（図示せず）上に、例えば、EB（Electron Beam：電子ビーム）蒸着法、スパッタリング法、CVD（Chemical Vapor Deposition）又はALD（Atomic Layer Deposition）等により、ニッケ

ルダイシリサイド、シリコン酸化物、セリウム酸化物及びタングステンを順次堆積させていくことにより、形成することができる。又は、基板上にニッケルダイシリサイド、セリウム酸化物及びタングステンを順次堆積させ、その後、熱処理を施すことにより、ニッケルダイシリサイドからなる下部電極 11 とセリウム酸化物からなる酸素伝導層 13 との界面に、シリコン酸化層を形成してもよい。

[0022] 次に、本実施形態に係る抵抗変化型記憶装置の動作について説明する。

図 2 (a) 及び (b) は、本実施形態に係る抵抗変化型記憶装置の動作を例示する模式的断面図であり、(a) は低抵抗状態を示し、(b) は高抵抗状態を示す。

図 1 に示すように、初期状態においては、抵抗変化層 12 は一様な組成のシリコン酸化物によって形成されており、酸素欠損部はほとんど存在しない。このため、初期状態において、抵抗変化層 12 は高い絶縁性を持つ。

[0023] 先ず、「フォーミング」の動作について説明する。

図 2 (a) に示すように、電源回路 15 により、下部電極 11 と上部電極 14 との間に、下部電極 11 が負極となり上部電極 14 が正極となるような電圧（以下、「正電圧」という）を印加し、この電圧をゼロから連続的に増加させていく。二酸化セリウム (CeO_2) からなる酸素伝導層 13 の比誘電率は約 28 であり、二酸化珪素 (SiO_2) からなる抵抗変化層 12 の比誘電率は約 4 であるため、酸素伝導層 13 の比誘電率は抵抗変化層 12 の比誘電率よりも高い。一方、比誘電率と電界強度との積は一定となるため、抵抗変化層 12 内に発生する電界の強度は、酸素伝導層 13 内に発生する電界の強度よりも高い。このため、電圧を増加させていくと、酸素伝導層 13 よりも先に抵抗変化層 12 が絶縁破壊される。

[0024] これにより、抵抗変化層 12 内に、酸素欠損部 16 が厚さ方向に連なった電流経路 17 が形成される。酸素欠損部 16 とは、周囲よりも酸素濃度が低くシリコン濃度が高い部分である。この結果、抵抗変化層 12 は「低抵抗状態」となり、電気抵抗値が不連続的に減少する。このとき、酸素欠損部 16

に含まれていた酸素は、イオン化して酸素イオン 18 (O^{2-}) となり、電界の作用を受けて正極側にある酸素伝導層 13 内へ排出される。なお、酸素伝導層 13 はイオン結合した酸化物により形成されているため、元々多数の酸素イオンが存在している。「低抵抗状態」においては、メモリセル 10 の電気抵抗値はほぼ酸素伝導層 13 の電気抵抗値によって決定される。このように、抵抗変化層 12 が「低抵抗状態」となり、メモリセル 10 の電気抵抗値がほぼ酸素伝導層 13 の電気抵抗値となることを、本明細書においては、「酸素伝導層よりも先に抵抗変化層が絶縁破壊する」という。

[0025] 次に、「リセット」の動作について説明する。

図 2 (b) に示すように、電源回路 15 により、下部電極 11 と上部電極 14 との間に、下部電極 11 が正極となり上部電極 14 が負極となるような電圧（以下、「負電圧」という）を印加すると、酸素イオン 18 には、正極側である抵抗変化層 12 に向かう力が作用する。これにより、酸素伝導層 13 を構成する酸素イオン 18 が、抵抗変化層 12 に向けて順次移動する。

[0026] 抵抗変化層 12 内に進入した酸素イオン 18 の一部は、酸素欠損部 16 に到達して酸素欠損部 16 を消滅させる。酸素イオン 18 の他の一部は、抵抗変化層 12 内を通過して下部電極 11 に到達し、下部電極 11 に含まれるシリコンを酸化、例えば、局所陽極酸化する。これにより、下部電極 11 の上面を起点として抵抗変化層 12 内に向けてシリコン酸化物 19 が成長する。これらの作用により、酸素欠損部 16 が再酸化され、絶縁破壊が修復されて、電流経路 17 の大部分又は全体が消失し、抵抗変化層 12 は「高抵抗状態」となる。このとき、電流経路 17 の全体が消失すると、抵抗変化層 12 の電気抵抗値はフォーミング前の値まで戻る。「高抵抗状態」においては、メモリセル 10 の電気抵抗値はほぼ抵抗変化層 12 の電気抵抗値によって決定される。

[0027] 次に、「セット」の動作について説明する。

図 2 (a) に示すように、電源回路 15 により、下部電極 11 と上部電極 14 との間に正電圧を印加すると、抵抗変化層 12 が再び絶縁破壊されて、

酸素欠損部 16 からなる電流経路 17 が再形成される。これにより、抵抗変化層 12 は「低抵抗状態」に戻る。このとき、仮に、上述の「リセット」によって電流経路 17 の全体が消失していたとすると、この「セット」の際に生じる現象は上述の「フォーミング」の際に生じる現象とほぼ同じとなり、セットに必要なセット電圧は、フォーミングに必要なフォーミング電圧とほぼ等しくなる。

[0028] このように、メモリセル 10 においては、抵抗変化層 12 が絶縁破壊と修復を繰り返すことにより、低抵抗状態及び高抵抗状態の 2 つの状態をとり、情報を記憶する。そして、リセットの際に、酸素伝導層 13 が抵抗変化層 12 に対して酸素イオンを供給すると共に、下部電極 11 が抵抗変化層 12 に対してシリコンを供給して、抵抗変化層 12 の絶縁破壊を修復する。

[0029] 次に、本実施形態の効果について説明する。

先ず、上述の如く構成されたメモリセル 10 が、抵抗変化型の記憶素子として成立する効果について説明する。

本実施形態に係る装置 1 においては、酸素伝導層 13 の比誘電率が抵抗変化層 12 の比誘電率よりも高いため、下部電極 11 と上部電極 14 との間に電圧を印加したときに、抵抗変化層 12 に印加される電界の強度が酸素伝導層 13 に印加される電界の強度よりも高くなる。これにより、抵抗変化層 12 として、シリコン酸化層のような絶縁破壊電圧が高く、絶縁性が高い層を選択した場合でも、下部電極 11 と上部電極 14 との間に電圧をゼロから連続的に増加させたときに、酸素伝導層 13 よりも先に抵抗変化層 12 が絶縁破壊する。この結果、「フォーミング」及び「セット」が可能となる。

[0030] 一方、本実施形態に係る抵抗変化型記憶装置 1 においては、抵抗変化層 12 がシリコン酸化物からなり、下部電極 11 がシリコンを含み、酸素伝導層 13 が酸素イオンを伝導する能力を持っている。このため、下部電極 11 が正極となり上部電極 14 が負極となるような負電圧を印加したときに、酸素伝導層 13 が抵抗変化層 12 に対して酸素を供給すると共に、下部電極 11 に含まれるシリコンが、酸素伝導層 13 及び抵抗変化層 12 を介して供給さ

れた酸素と結合して、シリコン酸化物を形成することができる。これにより、酸素欠損部 16 を消滅させると共に、抵抗変化層 12 内にシリコン酸化物 19 を生成させて、抵抗変化層 12 内の絶縁破壊を修復することができる。この結果、抵抗変化層 12 を「低抵抗状態」から「高抵抗状態」に移行させることが可能となる。すなわち、「リセット」を実現することができる。

これにより、メモリセル 10 を抵抗変化型の記憶素子として使用することができる。

[0031] 次に、オン／オフ比を増加させる効果について説明する。

上述の如く、本実施形態においては、酸素伝導層 13 の比誘電率が抵抗変化層 12 の比誘電率よりも高いため、抵抗変化層 12 として絶縁性が良好な絶縁層を用いても、「セット」動作を確実に実施することができる。抵抗変化層 12 として絶縁性が高い層を用いることにより、抵抗変化層 12 の初期状態における電気抵抗値を高くすることができる。

また、本実施形態においては、シリコンを含む下部電極 11 及び酸素イオン伝導性を持つ酸素伝導層 13 によって抵抗変化層 12 を挟むことにより、リセットの際に、抵抗変化層 12 内に形成された電流経路 17 を効果的に消失させることができる。これにより、電流経路 17 の全体又は大部分を消失させて、抵抗変化層 12 の電気抵抗値を初期状態の値又はそれに近い値まで戻すことができる。

この結果、抵抗変化層 12 が高抵抗状態にあるときの電気抵抗値を高くして、オン／オフ比を高くすることができる。

[0032] この効果を別の観点から表現すれば、以下ようになる。すなわち、従来の抵抗変化型記憶装置においては、抵抗変化層を、酸素欠損部を多量に含有する特殊な金属酸化物によって形成し、この抵抗変化層に対してフォーミングを行ってフィラメントを形成し、フィラメントの端部と電極との間の導通状態を制御することにより、低抵抗状態と高抵抗状態とを切り替えている。このため、高抵抗状態時には、フィラメントの端部と電極との間の僅かな隙間により電気抵抗が決定されるため、オン／オフ比が低い。

[0033] これに対して、本実施形態においては、シリコンを含む下部電極 11 及び酸素イオン伝導性を持つ酸素伝導層 13 を設けることにより、シリコン酸化層の絶縁破壊をほぼ完全に修復することができる。このため、抵抗変化層 12 全体について、絶縁破壊と修復を繰り返し、低抵抗状態と高抵抗状態とを切り替えている。このため、オン／オフ比が高い。

[0034] また、本実施形態においては、下部電極 11 及び酸素伝導層 13 を設けることにより、優れた絶縁性を持ちながら、従来は抵抗変化層として使用されなかったシリコン酸化層を、抵抗変化層 12 として使用することができる。このように、本実施形態に係る抵抗変化型記憶装置は、従来の抵抗変化型記憶装置とは、その動作原理が全く異なっており、これにより、優れた特性を実現することができる。

[0035] 図 3 (a) 及び (b) は、横軸に状態をとり、縦軸に一定の読出電圧を印加したときに流れる電流の大きさをとって、上述の効果を模式的に説明する図であり、(a) は従来の装置を示し、(b) は本実施形態の装置を示す。

図 3 (a) 及び (b) に示す灰色の長方形は、流れる電流の大きさを表す棒グラフである。また、円は抵抗変化層内に形成される酸素欠損部を表しており、図の縦方向に沿った位置は、抵抗変化層の厚さ方向における位置に対応している。これにより、高抵抗状態において抵抗変化層内に残留する電流経路が長いほど、流れる電流が大きく、オン／オフ比が低いことを表している。但し、図 3 (a) 及び (b) の記載は厳密なものではなく、定量的なものでもない。

[0036] 図 3 (a) に示すように、図 14 (a) ~ (c) 及び図 15 に示す従来の抵抗変化型記憶装置においては、装置の製造時にフォーミングによってフィラメント 116 (電流経路) を形成するが、その後のリセット及びセットにおいては、フィラメント 116 の一端部が欠損及び修復されるだけである。このため、フォーミングの際の電気抵抗値の変化量と比較して、リセット及びセットの際の電気抵抗値の変化量は著しく小さい。このため、オン／オフ比が小さい。

[0037] これに対して、図3（b）に示すように、図1（a）～（c）及び図2に示す本実施形態に係る抵抗変化型記憶装置1においては、下部電極11及び酸素伝導層13の存在により、リセットの際に絶縁破壊がほぼ完全に修復されて、電流経路17の全体又は大部分が消失する。すなわち、リセット及びセットにおいて、電流経路17の全体又は大部分が消失及び再形成を繰り返す。このため、リセット及びセットの際の電気抵抗値の変化量がフォーミングの際の電気抵抗値の変化量とほぼ等しく、オン／オフ比が大きい。

[0038] 次に、フォーミングを省略できる効果について説明する。

上述の如く、リセットの際に電流経路17の全体を消失させることができれば、高抵抗状態は初期状態と同様になり、フォーミング電圧はセット電圧と等しくなる。このため、特別にフォーミングを実施する必要がなくなる。この結果、フォーミングを必要としない「フォーミングフリー」の抵抗変化型記憶装置を実現することができる。後述するように、電流経路17の全体を消失させるためには、抵抗変化層12は薄いほど有利であり、酸素伝導層13の酸素イオン伝導性は高いほど有利である。

[0039] 次に、装置の動作速度を向上させる効果について説明する。

本実施形態の装置1においては、抵抗変化層12上に酸素伝導層13を設け、リセットの際には、電圧を印加して酸素伝導層13から抵抗変化層12に対して酸素イオンを供給することにより、抵抗変化層12の絶縁破壊を速やかに修復することができる。このため、リセットの速度が高い。また、セットの際には、抵抗変化層12内の酸素を速やかに酸素伝導層13へ排出することができる。このため、セットの速度も高い。

[0040] 以上の説明では、メモリセル10の各部を形成する材料の例を1つ挙げ、その動作及び効果について説明した。以下、メモリセル10の各部に要求される材料の一般的な特性について説明する。各部の材料を以下に示す範囲内で変更しても、装置1の動作及び効果は上述のものと同様である。

[0041] 先ず、抵抗変化層12の材料について説明する。

抵抗変化層12は、高抵抗状態においては絶縁性であり、且つ、リセット

の際には、酸素が供給されることにより、絶縁破壊が修復されるものであるため、何らかの酸化物であることが好ましい。また、高抵抗状態のときに十分に高い電気抵抗値を実現し、ノイズ等による絶縁破壊を防止するために、絶縁特性が優れ、絶縁破壊電圧が高い材料であることが好ましい。具体的には、抵抗変化層 12 を形成する材料は、絶縁破壊電界が 10 MV/cm 以上であることが好ましい。このような材料としては、例えば、共有結合した酸化物が好適であり、酸化されている元素の電気陰性度と酸素の電気陰性度の差の絶対値が、1.7 以下であることが好ましい。

[0042] 更に、下部電極 11 と上部電極 14 との間に電圧を印加したときに、抵抗変化層 12 内に強い電界を発生させ、確実に絶縁破壊を生じさせるために、抵抗変化層 12 の材料の比誘電率は、低い方が好ましい。具体的には、比誘電率が 10 以下であることが好ましい。上述の条件を満たす材料の具体例としては、例えば、シリコン酸化物、ゲルマニウム酸化物及びアルミニウム酸化物があり、特に、二酸化珪素 (SiO_2) が好ましい。また、抵抗変化層 12 の厚さは、例えば、1~5 nm であることが好ましい。

[0043] 次に、酸素伝導層 13 の材料について説明する。

酸素伝導層 13 の材料は、それ自体が酸素イオンを含み、また、酸素イオンの伝導性が高い材料である。酸素イオンの伝導性が高いほど、より厚い抵抗変化層 12 の絶縁破壊をより速やかに修復することができる。具体的には、酸素イオンの伝導度が 10^{-10} S/cm 以上であることが好ましい。また、低抵抗状態時におけるメモリセル全体の電気抵抗値を低くするために、酸素伝導層 13 の材料は、バンドギャップが小さい材料であることが好ましい。具体的には、バンドギャップが 6 eV 以下の材料であることが好ましい。更に、下部電極 11 と上部電極 14 との間に電圧を印加したときに、抵抗変化層 12 に強い電界を生じさせるために、酸素伝導層 13 に生じる電界は弱い方が好ましい。このため、酸素伝導層 13 の材料の比誘電率は高い方が好ましく、具体的には、比誘電率が 10 以上であることが好ましい。更にまた、酸素伝導層 13 の厚さは、例えば、1~20 nm であることが好ましい。

[0044] このような材料として、例えば、イオン結合した酸化物が好適であり、酸化されている元素の電気陰性度と酸素の電気陰性度の差の絶対値が、1.7以上の酸化物が好適である。また、酸素伝導層13の材料は、蛍石型の結晶構造を持つ材料であることが好ましい。上述の条件を満たす材料の具体例としては、蛍石型の結晶構造を持つ材料では、セリウム酸化物 (CeO_x) 及びイットリア安定化ジルコニア ($\text{YSZ} : (\text{Y}_2\text{O}_3)_{1-x} (\text{ZrO}_2)_x$) からなる群より選択された1以上の酸化物が挙げられる。また、他の結晶構造を持つ材料としては、ハフニウム酸化物 (HfO_x)、ジルコニウム酸化物 (ZrO_x)、チタン酸化物 (TiO_x) 及びチタン酸ストロンチウム (STO) からなる群より選択された1以上の酸化物が挙げられる。特に、二酸化セリウム (CeO_2) 及び二酸化ハフニウム (HfO_2) が好適である。二酸化セリウムは、3価の状態と4価の状態が頻繁に切り替わり、高い酸素イオン伝導が得られる。

[0045] 図4は、横軸に温度をとり、縦軸に酸素イオンの伝導度をとって、多結晶二酸化セリウム (poly-CeO_2) 及び多結晶イットリア安定化ジルコニア (poly-YSZ) の酸素イオン伝導度を例示するグラフ図である。

図4に示すように、約500℃以上の温度範囲においては、多結晶YSZの酸素イオン伝導度は多結晶二酸化セリウムの酸素イオン伝導度よりも高いが、約500℃以下の温度範囲においては、多結晶二酸化セリウムの酸素イオン伝導度の方が高い。特に、室温(27℃)付近では、 $10^4 \sim 10^8$ 倍程度の差がある。記憶装置は室温付近で動作させるため、酸素イオン伝導度に関しては、YSZよりも二酸化セリウムの方が、酸素伝導層13の材料として好適である。

[0046] また、二酸化セリウム (CeO_2) にランタン (La) 又はガドリニウム (Gd) 等のランタノイドを微量に添加してもよい。これにより、二酸化セリウムの結晶粒界にこれらの添加元素が偏析し、酸素イオンの伝導性を向上させる。

[0047] 次に、抵抗変化層12の材料と酸素伝導層13の材料との関係について説

明する。

フォーミング及びセットを実現するためには、下部電極 1 1 と上部電極 1 4 との間の電圧をゼロから連続的に増加させたときに、酸素伝導層 1 3 よりも先に抵抗変化層 1 2 が絶縁破壊する必要がある。このためには、酸素伝導層 1 3 に生じる電界よりも抵抗変化層 1 2 に生じる電界の方が強いことが好ましく、従って、抵抗変化層 1 2 の比誘電率が酸素伝導層 1 3 の比誘電率よりも低いことが好ましい。また、上述の如く、抵抗変化層 1 2 は、高い絶縁性及び低い比誘電率を持つことが好ましいため、共有結合した酸化物からなることが好ましい。一方、酸素伝導層 1 3 は、抵抗変化層 1 2 よりも導電性が高く、比誘電率も高いことが好ましいため、イオン結合した酸化物からなることが好ましい。このため、抵抗変化層 1 2 に含まれる酸化された元素（例えばシリコン）の電気陰性度と酸素の電気陰性度との差の絶対値は、酸素伝導層 1 3 に含まれる酸化された元素（例えばセリウム）の電気陰性度と酸素の電気陰性度の差の絶対値よりも小さいことが好ましい。

[0048] また、抵抗変化層 1 2 の厚さは、酸素伝導層 1 3 によって下部電極 1 1 と抵抗変化層 1 2 の界面まで酸素イオンを供給できるような厚さであることが好ましい。これにより、酸素伝導層 1 3 側だけでなく、下部電極 1 1 側からもシリコン酸化物の生成によって絶縁破壊を修復することができ、抵抗変化層 1 2 の厚さ方向全体にわたって絶縁破壊を修復することができる。この結果、高抵抗状態における電気抵抗値を初期状態に相当する値まで戻すことができ、オン／オフ比をより高くすることができる。換言すれば、セットの効果がフォーミングの効果と等価になり、フォーミングが不要となる。そして、酸素イオンが拡散可能な抵抗変化層 1 2 の厚さは、酸素伝導層 1 3 の酸素イオン伝導度の平方根に比例する。すなわち、酸素伝導層 1 3 の酸素イオン伝導度を σ とし、熱平衡状態にあるときに、酸素イオンが浸透可能な抵抗変化層 1 2 の厚さを t とすると、下記数式 1 が成立する。

[0049] [数1]

$$t \propto \sqrt{\sigma}$$

[0050] 上記数式 1 に、各材料に応じたパラメータを入れて等式としたときに、 t を含む左辺が σ を含む右辺よりも小さければ、酸素イオンが抵抗変化層 12 の厚さ方向全体にわたって供給されることとなり、フォーミングが不要となる。

[0051] 図 5 は、横軸に抵抗変化層の厚さをとり、縦軸に酸素伝導層の酸素イオンの伝導度をとって、フォーミングが不要となる抵抗変化層の厚さと酸素伝導層の酸素イオン伝導度との関係を示すグラフ図である。

図 5 に示す曲線 Z は、上記数式 1 に対応する。また、図 5 には、酸素伝導層 13 を多結晶二酸化セリウムによって形成した場合と、多結晶 YSZ によって形成した場合を示している。

[0052] 図 5 に示すように、抵抗変化層 12 の厚さと酸素伝導層 13 の酸素イオン伝導度との関係を表すプロットが領域 R_1 内にある場合は、リセットの際に酸素伝導層 13 によって供給された酸素イオンは抵抗変化層 12 と下部電極 11 との界面まで到達するため、高抵抗状態における抵抗変化層 12 の電気抵抗値は初期状態の値まで戻る。この場合、フォーミングは不要である。

[0053] 一方、プロットが領域 R_2 内にある場合は、リセットの際に、酸素イオンは抵抗変化層 12 と下部電極 11 との界面まで到達しないため、高抵抗状態における抵抗変化層 12 の電気抵抗値は初期状態の値までは戻らず、それより低くなる。逆に、抵抗変化層 12 を初期状態から低抵抗状態に移行させるためには、セット動作では足りず、専用のフォーミング動作が必要となる。

[0054] 図 5 に示すように、フォーミング動作を省略するためには、抵抗変化層 12 の厚さが、酸素伝導層 13 の酸素イオン伝導度によって決定される所定の厚さ以下である必要がある。すなわち、酸素伝導層 13 の酸素イオン伝導度が高いほど、フォーミングフリーを実現しつつ、抵抗変化層 12 を厚くすることができる。そして、抵抗変化層 12 が厚いほど、オン／オフ比を高くすることができる。従って、フォーミングフリーを実現しつつ、オン／オフ比を高くするためには、酸素伝導層 13 を酸素イオン伝導度が高い材料により形成すると共に、抵抗変化層 12 の厚さを精度よく制御することが好ましい

。

[0055] 次に、下部電極 1 1 の材料について説明する。

下部電極 1 1 は、電極として必要な導電性を持つと共に、抵抗変化層 1 2 に含まれる元素のうち、酸化されている元素と同じ元素を含む必要がある。また、下部電極 1 1 は、局所陽極酸化によって抵抗変化層 1 2 の材料と同種の材料が形成されることが好ましい。

[0056] 例えば、抵抗変化層 1 2 がシリコン酸化物からなる場合には、下部電極 1 1 の材料としては、不純物が添加されて導電形が p 形若しくは n 形とされたシリコン、又は、金属シリサイドが挙げられる。金属シリサイドとしては、例えば、ニッケルシリサイドが挙げられる。ニッケルシリサイドにはいくつかの種類があるが、そのうち、シリコンの含有率が最も高いニッケルダイシリサイド (NiSi_2) が特に好適である。

[0057] 次に、上部電極 1 4 の材料について説明する。

上部電極 1 4 は、電極として必要な導電性を持つために、導電性材料により形成されている。また、酸素伝導層 1 3 と反応しない材料によって形成されていることが好ましい。上部電極 1 4 が酸素伝導層 1 3 と反応すると、界面に金属間化合物層が形成されて電気抵抗値が増加したり、酸素伝導層 1 3 の組成及び厚さの制御が困難になるからである。上部電極 1 4 が酸素伝導層 1 3 と反応しないためには、Gibbs の自由エネルギーが酸素伝導層を構成する金属よりも高く、例えば -700 kJ よりも高いことが好ましい。このような条件を満たす上部電極 1 4 の材料の具体例としては、タングステン (W) 及び白金 (Pt) が挙げられる。また、上部電極 1 4 の本体部分をタングステン層により構成し、このタングステン層内に酸素が侵入することを抑制するために、タングステン層の上にチタン窒化物 (TiN) 等からなるバリア層を形成してもよい。

[0058] 次に、本実施形態に係る抵抗変化型記憶装置 1 の動作に必要なセット電圧について説明する。

下部電極 1 1 と上部電極 1 4 との間に印加された電圧 V_{app} は、抵抗変化層

12及び酸素伝導層13の間で、各層の電界及び厚さの積に応じて分配される。すなわち、抵抗変化層12の厚さを t_{VR} とし、電界強度を E_{VR} とし、酸素伝導層13の厚さを t_{OC} とし、電界強度を E_{OC} とすると、下記数式2が成立する。

[0059] [数2]

$$V_{app} = E_{VR} \times t_{VR} + E_{OC} \times t_{OC}$$

[0060] 抵抗変化層12の絶縁破壊に必要な電界強度を E_{VR}^{BD} とし、必要とされるセット電圧を V_{set} とし、抵抗変化層12の比誘電率を k_{VR} とし、酸素伝導層13の比誘電率を k_{OC} とすると、電界強度と比誘電率の積は一定となるため、セット電圧 V_{set} は下記数式3によって与えられる。フォーミング電圧についても同様である。図1に示す電源回路15は、下記数式3によって表されるセット電圧 V_{set} 以上の電圧 V_{app} を出力できる必要がある。

[0061] [数3]

$$V_{app} \geq V_{set} = E_{VR}^{BD} \left(t_{VR} + \frac{E_{OC}}{E_{VR}} \times t_{OC} \right) = E_{VR}^{BD} \left(t_{VR} + \frac{k_{VR}}{k_{OC}} \times t_{OC} \right)$$

[0062] 例えば、抵抗変化層12を二酸化珪素(SiO_2)により形成し、酸素伝導層13を二酸化セリウム(CeO_2)により形成する場合は、 SiO_2 の比誘電率 k_{SiO_2} は約4であり、 CeO_2 の比誘電率 k_{CeO_2} は約28であるから、 SiO_2 の絶縁電界強度を $E_{SiO_2}^{BD}$ とすると、上記数式3は下記数式4のよう表記できる。

[0063] [数4]

$$V_{set} = E_{SiO_2}^{BD} \left(t_{SiO_2} + \frac{1}{7} \times t_{CeO_2} \right)$$

[0064] 上記数式4に基づいて、酸素伝導層13の材料が CeO_2 ($k=28$) 又は HfO_2 ($k=16$) である場合について、酸素伝導層13の厚さ t_{OC} 及び抵抗変化層12の厚さ t_{SiO_2} が必要なセット電圧 V_{set} を算出した。このとき、 SiO_2 の絶縁電界強度 $E_{SiO_2}^{BD}$ を 14 MV/cm とした。算出結果を図

6に示す。

図6は、横軸に酸素伝導層の厚さを取り、縦軸にセット電圧をとって、種々の要因が必要なセット電圧に及ぼす影響を例示するグラフ図である。

[0065] 図6に示すように、抵抗変化層12の厚さ t_{SiO_2} が薄いほど、セット電圧 V_{set} は低くなる。また、酸素伝導層13の厚さ t_{OC} が薄いほど、セット電圧 V_{set} は低くなる。更に、酸素伝導層13の材料として、より比誘電率が高い CeO_2 を用いた方が、相対的に比誘電率が低い HfO_2 を用いた場合よりも、セット電圧 V_{set} の低減に対して有利である。但し、抵抗変化層12は、高抵抗状態のときに所定の電気抵抗値を確実に実現できる程度に厚いことが好ましい。また、酸素伝導層13は、抵抗変化層12に対して十分な酸素イオンを供給できる程度に厚いことが好ましい。

[0066] また、抵抗変化層12の材料として SiO_2 を用い、酸素伝導層13の材料として CeO_2 を用いた抵抗変化型記憶装置は、読出電圧を -0.1V とした場合、 1×10^4 を超える高いオン／オフ比（低抵抗状態の抵抗値に対する高抵抗状態の抵抗値の比の値）を実現できる。例えば、オン／オフ比として、 $1 \times 10^5 \sim 1 \times 10^8$ の値を実現することができる。そして、メモリセル10に対して温度範囲が常温以上 700°C 以下の熱処理、例えば、温度が $400 \sim 700^\circ\text{C}$ の熱処理を施しても、この高いオン／オフ比はそのまま維持される。従って、抵抗変化型記憶装置の製造工程において、 700°C 以下、例えば、 $400 \sim 700^\circ\text{C}$ の高温雰囲気中で行う工程を実施することもできる。すなわち、抵抗変化層12の材料として SiO_2 を用い、酸素伝導層13の材料として CeO_2 を用いた抵抗変化型記憶装置は、優れたオン／オフ比が得られるだけでなく、製造工程として高温の熱処理を採用することも可能であり、製造プロセスの自由度が高い。

[0067] 次に、実施例及び比較例について説明する。

以下に説明する各実施例及び比較例においては、EB蒸着法によって実際に試料を作製し、そのI-V特性を測定した。各試料の平面サイズは、1辺が $20\mu\text{m}$ の正方形とした。また、第1実施例及び第1比較例については、

試料の断面をTEM (transmission electron microscopy : 透過型電子顕微鏡) により観察し、写真を撮影した。

[0068] (第1実施例及び第1比較例)

図7(a)は第1実施例の試料を示す断面図であり、(b)は横軸に電圧をとり縦軸に電流をとって、この試料のI-V特性を示すグラフ図である。

図8(a)は第1比較例の試料を示す断面図であり、(b)は横軸に電圧をとり縦軸に電流をとって、この試料のI-V特性を示すグラフ図である。

図9(a)は、第1実施例の試料の断面を示すTEM写真であり、(b)は、第1比較例の試料の断面を示すTEM写真である。

[0069] 図7(a)に示すように、第1実施例においては、EB蒸着法により、ニッケルダイシリサイド(NiSi_2)、セリウム酸化物(CeO_2)及びタングステン(W)をこの順に堆積させた。セリウム酸化物の堆積量は20nmとした。

[0070] これにより、図9(a)に示すように、ニッケルダイシリサイドからなる層、セリウム酸化物からなる層、及びタングステンからなる層がこの順に積層された。また、ニッケルダイシリサイド層とセリウム酸化層との間には、厚さが2nm程度の均一なシリコン酸化層(SiO_2)が形成された。一方、セリウム酸化層とタングステン層との間には、反応層は形成されなかった。

[0071] この試料を電源回路に接続し、電流制限値(c.c.)を2mAとして、I-V特性を測定した。その結果、図7(b)に示すように、低抵抗状態と高抵抗状態とが確認され、明確なヒステリシスが出現した。読出電圧を-0.1Vとしてオン/オフ比を測定すると、 1×10^4 を超える値となり、極めて高いオン/オフ比が実現した。また、第1実施例に係る試料について、常温から700℃の温度範囲で熱処理を施しても、 $1 \times 10^4 \sim 1 \times 10^8$ の高いオン/オフ比を維持できた。

[0072] また、初回の昇圧、すなわち、初期状態にある試料に対して、最初に電圧をゼロから連続的に増加させていったときの挙動は、セット時の挙動、すなわち、2回目以降に電圧をゼロから連続的に増加させていったときの挙動と

、ほぼ一致した。なお、図 7 (b) においては、初回の昇圧を示すプロットが、セットを示すプロットと重なっている。このように、第 1 実施例においては、高抵抗状態における電気抵抗値が初期状態における電気抵抗値まで戻り、セットの挙動が初回の昇圧の挙動と同じものとなった。これにより、第 1 実施例においては、フォーミングフリーが実現された。

[0073] 一方、図 8 (a) に示すように、第 1 比較例においては、下部電極 11 をチタン窒化物 (TiN) により形成した。そして、その上に、セリウム酸化物 (CeO_2) 及びタングステン (W) をこの順に堆積させた。セリウム酸化物の堆積量は 20 nm とした。

[0074] これにより、図 9 (b) に示すように、チタン窒化物からなる層上に、セリウム酸化物からなる層、及びタングステンからなる層がこの順に積層された。また、チタン窒化物層とセリウム酸化層との間には、チタン酸化層 (TiO_2) が形成された。抵抗変化層 12 を形成するチタン酸化物 (TiO_2) の比誘電率 (約 40) は、酸素伝導層 13 を形成するセリウム酸化物 (CeO_2) の比誘電率 (約 28) よりも高い。

[0075] 図 8 (b) に示すように、第 1 比較例の $I-V$ 特性は、オン／オフ比が 1×10^2 程度であり、第 1 実施例よりも低かった。また、セットがフォーミングとは異なる挙動を示し、フォーミングフリーとはならなかった。これは、抵抗変化層 12 の比誘電率が酸素伝導層 13 の比誘電率よりも高く、抵抗変化層 12 に電界が十分に集中しなかったためと推定される。

[0076] (第 2 実施例及び第 2 比較例)

図 10 (a) は第 2 実施例の試料を示す断面図であり、(b) は横軸に電圧をとり縦軸に電流をとって、この試料の $I-V$ 特性を示すグラフ図である。

図 11 (a) は第 2 比較例の試料を示す断面図であり、(b) は横軸に電圧をとり縦軸に電流をとって、この試料の $I-V$ 特性を示すグラフ図である。

[0077] 図 10 (a) に示すように、第 2 実施例においては、下部電極 11 として

導電形が p^+ 形のシリコン基板を用意し、温度を 800°C とする熱酸化処理を施すことにより、シリコン基板の上面に厚さが 4 nm のシリコン酸化層(SiO_2)を形成した。次に、EB蒸着法により、セリウム酸化物(CeO_2)を 20 nm の堆積量で堆積させて、その後、タングステン(W)を堆積させた。

[0078] 図10(b)に示すように、第2実施例においても、オン／オフ比が 1×10^4 を超える高い値を示した。これは、リセット時に p^+ 形シリコンからなる下部電極11が局所陽極酸化され、抵抗変化層12の絶縁破壊が効果的に修復されたためと考えられる。これにより、下部電極11をシリコンにより形成しても、特性が良好なメモリセルを実現できることが示された。第1実施例と同様に、第2実施例に係る試料を常温から 700°C の範囲で熱処理を施しても、高いオン・オフ比を維持できると推定される。

[0079] なお、第2実施例においては、セットの挙動がフォーミングの挙動とは完全には一致せず、フォーミングフリーとはならなかった。これは、抵抗変化層12となる SiO_2 層の厚さが 4 nm と厚かったため、リセット時に絶縁破壊が完全には修復されなかったためと考えられる。 SiO_2 層の厚さをより薄くすれば、フォーミングフリーが実現できたものと推定される。

[0080] 一方、図11(a)に示すように、第2比較例においては、第2実施例と同様な方法により、導電形が p^+ 形のシリコン基板の上面に、厚さが 4 nm のシリコン酸化層(SiO_2)を形成した。次に、セリウム酸化層(CeO_2)を形成せずに、タングステン層を形成した。すなわち、第2比較例においては、酸素供給層13を設けなかった。

図11(b)に示すように、第2比較例においては、抵抗状態が1つの状態しか出現せず、メモリセルとして動作しなかった。

[0081] (第3実施例)

図12(a)は第3実施例の試料を示す断面図であり、(b)は横軸に電圧をとり縦軸に電流をとって、この試料の $I-V$ 特性を示すグラフ図である。

図 1 2 (a) に示すように、第 3 実施例は、上述の第 1 実施例と比較して、酸素伝導層 1 3 をハフニウム酸化物 (HfO_2) により形成した点が異なっている。ハフニウム酸化層の厚さは、2 nm とした。第 3 実施例における上記以外の構成は、第 1 実施例と同様である。すなわち、第 3 実施例においては、下部電極 1 1 をニッケルダイシリサイド (NiSi_2) により形成し、上部電極 1 4 はタングステン (W) により形成した。ニッケルダイシリサイド層 (下部電極 1 1) とハフニウム酸化層 (酸素伝導層 1 3) との間には、シリコン酸化層 (SiO_2) が形成された。

[0082] 図 1 2 (b) に示すように、第 3 実施例においても、第 1 実施例と同様な I - V 特性が確認された。第 3 実施例のオン／オフ比は、読出電位を - 0.1 V としたときに、 3×10^7 であった。このように、酸素伝導層 1 3 をハフニウム酸化物 (HfO_2) により形成しても、高いオン／オフ比を実現できた。また、初回の昇圧とセット動作の挙動がほぼ一致し、フォーミングフリーを実現できた。

[0083] (第 4 実施例)

図 1 3 (a) は第 4 実施例の試料を示す断面図であり、(b) は横軸に電圧をとり縦軸に電流をとって、この試料の I - V 特性を示すグラフ図である。

図 1 3 (a) に示すように、第 4 実施例は、上述の第 1 実施例と比較して、下部電極 1 1 を導電形が p + 形のシリコンにより形成した点、及び、酸素伝導層 1 3 をハフニウム酸化物 (HfO_2) により形成した点が異なっている。ハフニウム酸化層の厚さは、2 nm とした。それ以外の構成は、第 1 実施例と同様である。p + 形のシリコン層 (下部電極 1 1) とハフニウム酸化層 (酸素伝導層 1 3) との間には、シリコン酸化層 (SiO_2) が形成された。

[0084] 図 1 3 (b) に示すように、第 4 実施例においても、第 1 実施例と同様な I - V 特性が確認された。第 4 実施例のオン／オフ比は、読出電位を - 0.1 V としたときに、 2×10^5 であった。このように、p + 形シリコンからなる下部電極 1 1 と、ハフニウム酸化物 (HfO_2) からなる酸素伝導層 1 3 と

の組合せによっても、高いオン／オフ比を実現できた。なお、第4実施例においては、初回の昇圧とセット動作の挙動が一致せず、フォーミングフリーとはならなかった。これは、抵抗変化層12となるSiO₂層の厚さが厚かったためと考えられる。

[0085] なお、前述の実施形態においては、上部電極14の材料を下部電極11の材料とは異なる材料とする例を示したが、本発明はこれには限定されず、上部電極14の材料を下部電極11の材料と同じとしてもよい。すなわち、上部電極14の材料を、抵抗変化層12に含まれる酸化された元素を含む導電性材料、例えば、シリコンを含む材料としてもよい。これにより、上部電極14と酸素伝導層13との間にも、例えばシリコン酸化物からなる抵抗変化層12が形成され、メモリセルの多値化を実現できる。すなわち、酸素伝導層13の上下に2層の抵抗変化層が形成されることにより、（1）両方の抵抗変化層12が低抵抗状態となった状態、（2）下側の抵抗変化層12のみが低抵抗状態となった状態、（3）上側の抵抗変化層12のみが低抵抗状態となった状態、（4）両方の抵抗変化層12が高抵抗状態となった状態、の4種類の状態を実現できる。この結果、1つのメモリセルに例えば2ビットの情報を記憶させることができる。

[0086] また、前述の実施形態において説明したメモリセルは、クロスポイント型の記憶装置に組み込むこともできる。例えば、上面に電源回路15を含む駆動回路を形成したシリコン基板上に、X方向に延びる複数本のワード線を含むワード線配線層と、Y方向に延びる複数本のビット線を含むビット線配線層とを、Z方向に沿って交互に積層させた構造体において、各ビット線と各ワード線との間に、前述のメモリセル10を接続してもよい。これにより、メモリセルを3次元的に集積させることができ、記録密度を増加させることができる。なお、このとき、前述の下部電極11及び上部電極12をそれぞれワード線及びビット線としてもよく、下部電極11及び上部電極12の他に、ワード線及びビット線を設けてもよい。また、各メモリセル10に例えば1つのダイオードを接続してもよい。

[0087] 以上説明した実施形態によれば、オン／オフ比が高い抵抗変化型記憶装置を実現することができる。

[0088] 以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。

産業上の利用可能性

[0089] 本発明によれば、オン／オフ比が高い抵抗変化型記憶装置を実現することができる。

符号の説明

[0090] 1 : 抵抗変化型記憶装置、10 : メモリセル、11 : 下部電極、12 : 抵抗変化層、13 : 酸素伝導層、14 : 上部電極、15 : 電源回路、16 : 酸素欠損部、17 : 電流経路、18 : 酸素イオン、19 : シリコン酸化物、101 : 抵抗変化型記憶装置、111 : 下部電極、112 : 抵抗変化層、113 : 上部電極、114 : 酸素欠損部、115 : 電源回路、116 : フィラメント、 M_1 、 M_2 、 M_3 : 動作、 S_0 、 S_1 、 S_2 、 S_3 : 状態、 R_1 、 R_2 : 領域、Z : 曲線

請求の範囲

- [請求項1] 第1の元素を含む第1電極と、
前記第1電極上に設けられ、前記第1の元素の酸化物を含む抵抗変化層と、
前記抵抗変化層上に設けられ、第2の元素及び酸素を含み、酸素イオン伝導性を持ち、比誘電率が前記抵抗変化層の比誘電率よりも高い酸素伝導層と、
前記酸素伝導層上に設けられた第2電極と、
を備え、
前記第1電極と前記第2電極との間の電圧をゼロから連続的に増加させたときに、前記酸素伝導層よりも先に前記抵抗変化層が絶縁破壊する抵抗変化型記憶装置。
- [請求項2] 前記第1電極と前記第2電極との間に電圧を印加する電源回路をさらに備え、
前記電源回路が出力可能な電圧を V_{app} とし、前記抵抗変化層の絶縁破壊に必要な電界強度を E_{VR}^{BD} とし、前記抵抗変化層の厚さを t_{VR} とし、前記抵抗変化層の比誘電率を k_{VR} とし、前記酸素伝導層の厚さを t_{OC} とし、前記酸素伝導層の比誘電率を k_{OC} とするとき、下記数式を満たす請求項1記載の抵抗変化型記憶装置。
- $$V_{app} \geq E_{VR}^{BD} \left(t_{VR} + \frac{k_{VR}}{k_{OC}} \times t_{OC} \right)$$
- [請求項3] 前記第1の元素の電気陰性度と酸素の電気陰性度との差の絶対値は、前記第2の元素の電気陰性度と酸素の電気陰性度の差の絶対値よりも小さい請求項1記載の抵抗変化型記憶装置。
- [請求項4] 前記抵抗変化層は、共有結合した酸化物からなる請求項1記載の抵抗変化型記憶装置。
- [請求項5] 前記第1の元素はシリコンである請求項1記載の抵抗変化型記憶装置。

- [請求項6] 前記第1電極は、不純物を含むシリコン又は金属シリサイドにより形成されている請求項5記載の抵抗変化型記憶装置。
- [請求項7] 前記第1電極は、局所陽極酸化によって前記抵抗変化層の材料と同種の材料が形成される材料により形成されている請求項1記載の抵抗変化型記憶装置。
- [請求項8] 前記酸素伝導層は、イオン結合した酸化物からなる請求項1記載の抵抗変化型記憶装置。
- [請求項9] 前記酸素伝導層の結晶構造は蛍石型である請求項1記載の抵抗変化型記憶装置。
- [請求項10] 前記酸素伝導層は、セリウム酸化物、ハフニウム酸化物、ジルコニウム酸化物、チタン酸化物、チタン酸ストロンチウム及びイットリア安定化ジルコニアからなる群より選択された1以上の酸化物を含有する請求項1記載の抵抗変化型記憶装置。
- [請求項11] 前記酸素伝導層はセリウム酸化物からなる請求項10記載の抵抗変化型記憶装置。
- [請求項12] 前記第2電極は、前記第2の元素と反応しない材料によって形成されている請求項1記載の抵抗変化型記憶装置。