

(12) NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES
PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum
Internationales Büro

(43) Internationales Veröffentlichungsdatum
26. Juni 2025 (26.06.2025)



(10) Internationale Veröffentlichungsnummer
WO 2025/131760 A1

(51) Internationale Patentklassifikation:

C30B 25/02 (2006.01) C30B 25/12 (2006.01)
C23C 16/458 (2006.01) C30B 29/06 (2006.01)

(21) Internationales Aktenzeichen: PCT/EP2024/084931

(22) Internationales Anmeldedatum:
05. Dezember 2024 (05.12.2024)

(25) Einreichungssprache: Deutsch

(26) Veröffentlichungssprache: Deutsch

(30) Angaben zur Priorität:
23218055.4 19. Dezember 2023 (19.12.2023) EP

(71) Anmelder: **SILTRONIC AG** [DE/DE]; Einsteinstr. 172
Tower B / Blue Tower, 81677 München (DE).

(72) Erfinder: **HAGER, Christian**; Schulstraße 12, 84556
Kastl (DE). **EDMAIER, Walter**; Dorfstr. 33, 84384 Wit-
tibreut (DE). **STETTNER, Thomas**; Fischinger Weg 22,
83329 Waging am See (DE).

(74) Anwalt: **HASENHÜTL, Eva**; Johannes-Hess-Straße 24,
84489 Burghausen (DE).

(81) Bestimmungsstaaten (soweit nicht anders angegeben, für
jede verfügbare nationale Schutzrechtsart): AE, AG, AL,
AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW,
BY, BZ, CA, CH, CL, CN, CO, CR, CU, CV, CZ, DE, DJ,
DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH,
GM, GT, HN, HR, HU, ID, IL, IN, IQ, IR, IS, IT, JM, JO,
JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR,
LS, LU, LY, MA, MD, MG, MK, MN, MU, MW, MX, MY,
MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT,
QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST,

(54) Title: DEVICE AND METHOD FOR PRODUCING A SEMICONDUCTOR WAFER USING REDUCED AUTODOPING

(54) Bezeichnung: VORRICHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERSCHEIBE UNTER
VERMINDERTEM AUTODOPING




Fig. 1

(57) **Abstract:** The invention relates to a wafer depositing assembly (1) for an epitaxial reactor for producing a semiconductor wafer with at least one epitaxial layer, wherein the layer depositing assembly (1) has a perforated susceptor unit (1.1) and a preheat ring (1.2), and the perforated susceptor unit (1.1) has a perforated susceptor unit upper face (1.12) and a perforated susceptor unit lower face (1.13). At least during an epitaxial depositing mode, (i) the preheat ring (1.2) at least partly surrounds the perforated susceptor unit (1.1) in spaced relation thereto via a gap unit (1.3), in particular in the form of an air gap ring, and the perforated susceptor unit (1.1) is designed to rotate relative to the preheat ring (1.2) about a vertical axis of the perforated susceptor unit (1.1) at a specifiable rotational speed, and (ii) the layer depositing assembly (1) additionally comprises at least one seal ring unit (1.4) which is provided on the layer depositing assembly (1) and is designed to provide a physical barrier unit on the gap unit (1.3) between the perforated susceptor unit upper face (1.12) and the perforated susceptor unit lower face (1.13).

(57) **Zusammenfassung:** Die Erfindung betrifft eine Schichtabscheideanordnung (1) für einen epi-Reaktor zur Herstellung einer Halbleiterscheibe mit wenigstens einer epitaktischen Schicht, wobei die Schichtabscheideanordnung (1) eine Lochsuszeptoreinheit (1.1) und

[Fortsetzung auf der nächsten Seite]

WO 2025/131760 A1

SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ,
VC, VN, WS, ZA, ZM, ZW.

- (84) **Bestimmungsstaaten** (soweit nicht anders angegeben, für jede verfügbare regionale Schutzrechtsart): ARIPO (BW, CV, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SC, SD, SL, ST, SZ, TZ, UG, ZM, ZW), eurasisches (AM, AZ, BY, KG, KZ, RU, TJ, TM), europäisches (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, ME, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

Veröffentlicht:

- mit internationalem Recherchenbericht (Artikel 21 Absatz 3)
- in Schwarz-Weiss; die internationale Anmeldung enthält in ihrer eingereichten Fassung Farbe oder Graustufen und kann von PATENTSCOPE heruntergeladen werden.

einen Preheatring (1.2) umfasst, wobei die Lochsuszeptoreinheit (1.1) eine Lochsuszeptoreinheitoberseite (1.12) und eine Lochsuszeptoreinheitunterseite (1.13) aufweist, wobei, wenigstens während eines epi-Abscheide-Modus, (i) der Preheatring (1.2) die Lochsuszeptoreinheit (1.1) über eine Spalteinheit (1.3), insbesondere in Form eines Luftspaltringes, beabstandet wenigstens abschnittsweise umgibt, wobei die Lochsuszeptoreinheit (1.1) dazu ausgebildet ist, sich mit einer vorgebbaren Drehgeschwindigkeit um eine Höhenachse der Lochsuszeptoreinheit (1.1) gegenüber dem Preheatring (1.2) zu drehen, und (ii) die Schichtabscheideanordnung (1) weiterhin wenigstens eine Dichtringeinheit (1.4) umfasst, die an der Schichtabscheideanordnung (1) derart angeordnet und dazu ausgebildet ist, an der Spalteinheit (1.3) eine physische Barriereinheit zwischen der Lochsuszeptoreinheitoberseite (1.12) und der Lochsuszeptoreinheitunterseite (1.13) bereitzustellen.