

半导体结构及其形成方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在 3D 的芯片技术平台中，通常会将两片及以上形成有半导体器件的晶圆通过晶圆键合技术进行键合，以提高芯片的集成度。现有的晶圆键合技术，在晶圆键合面上采用的键合薄膜多为氧化硅或氮化硅薄膜。

现有技术中，采用氧化硅和氮化硅薄膜作为键合薄膜，键合强度不够，导致工艺过程中容易出现缺陷，产品良率受到影响。

并且，键合薄膜内还形成有金属连接结构，在混合键合的过程中，所述金属连接结构容易在键合界面出现扩散现象，导致产品性能受到影响。

因此，如何提高晶圆键合的质量，是目前亟待解决的问题。

发明内容

本发明所要解决的技术问题是，提供一种半导体结构及其形成方法。

本发明提供一种半导体结构，所述半导体结构包括：第一基底；在所述第一基底表面上的第一粘附/键合叠层，所述第一粘附/键合叠层包括至少一层第一粘附层和至少一层第一键合层，所述第一粘附层和第一键合层分别采用不同的材料，所述第一键合层的材料为包括 Si、N 和 C 的介质材料，所述第一粘附层的材料为包括 Si 和 N 的介质材料。

可选的，所述第一基底表面与一第一粘附层接触，所述第一粘附/键合叠层表面为一第一键合层表面。

可选的，所述第一键合层中，C 的原子浓度大于 0 且小于 50%。

可选的，所述第一键合层中，C 的原子浓度均匀分布，或者 C 的原子浓度随第一键合层厚度增加而逐渐改变。

可选的，所述第一粘附层还含 C；所述第一粘附层中，C 的原子浓度均匀分布，或者 C 的原子浓度随第一粘附层厚度增加而逐渐改变。

可选的，所述第一粘附/键合叠层中的 C 浓度在所述第一粘附/键合叠层的厚度方向上渐变。

可选的，所述第一粘附/键合叠层中的各层的致密度在所述第一粘附/键合叠层的厚度方向上渐变。

可选的，所述第一键合层的厚度大于 100 Å，所述第一粘附层的厚度大于 10 Å。

可选的，还包括：第二基底，所述第二基底表面形成有第二粘附/键合叠层，所述第二粘附/键合叠层与所述第一粘附/键合叠层表面相对键合固定。

可选的，所述第二粘附/键合叠层与所述第一粘附/键合叠层具有相同的材料与结构。

可选的，还包括：贯穿所述第一粘附/键合叠层的第一键合垫；贯穿所述第二粘附/键合叠层的第二键合垫；所述第一键合垫与第二键合垫相对键合连接。

本发明的技术方案还提供半导体结构的形成方法，包括：提供第一基底；在所述第一基底表面形成第一粘附/键合叠层，所述第一粘附/键合叠层包括堆叠的至少一层第一键合层和至少一层第一粘附层，所述第一键合层和第一粘附层分别采用不同的材料，所述第一键合层的材料为包括 Si、N 和 C 的介质材料，所述第一粘附层的材料为包括 Si 和 N 的介质材料。

可选的，所述第一键合层中，C 的原子浓度大于 0 且小于 50%。

可选的，所述第一键合层中 C 的原子浓度均匀分布；或者 C 的原子浓度随第一键合层厚度增加而逐渐改变。

可选的，所述第一粘附层还含 C；所述第一粘附层中，C 的原子浓度均匀分布，或者 C 的原子浓度随第一粘附层厚度增加而逐渐改变。

可选的，所述第一粘附/键合叠层中的 C 浓度在所述第一粘附/键合叠层的厚度方向上渐变，或者所述第一粘附/键合叠层中的各层的致密度在所述第一粘附/键合叠层的厚度方向上渐变。

可选的，所述第一键合层的厚度大于 100 Å，所述第一粘附层的厚度大于 10 Å。

可选的，还包括：提供第二基底；在所述第二基底表面形成第二粘附/键合叠层；将所述第二粘附/键合叠层表面与所述第一粘附/键合叠层表面相对键合固定。

可选的，所述第二粘附/键合叠层与所述第一粘附/键合叠层具有相同的材料与结构。

可选的，还包括：形成贯穿所述第一粘附/键合叠层的第一键合垫；形成贯穿所述第二粘附/键合叠层的第二键合垫；在将所述第二粘附/键合叠层表面与所述第一粘附/键合叠层表面相对键合固定的同时，将所述第一键合垫与第二键合垫相对键合连接。

本发明的半导体结构包括第一基底和位于第一基底表面的第一粘附/键合叠层，所述第一粘附/键合叠层为复合键合层，包括至少一层第一粘附层和至少一层第一键合层，所述第一粘附/键合叠层与第一基底表面具有较高的粘附力，在键合后也能在键合表面具有较强的键合力，并且能够阻挡金属材料在键合界面的扩散，从而提高形成的半导体结构的性能。

附图说明

图1至图4为本发明一具体实施方式的半导体结构的形成过程的结构示意图；

图5为本发明一具体实施方式的半导体结构的结构示意图；

图6为本发明一具体实施方式的半导体结构的结构示意图。

具体实施方式

下面结合附图对本发明提供的半导体结构及其形成方法的具体实施方式做详细说明。

请参考图1至图4，为本发明一具体实施方式的半导体结构的形成过程的结构示意图。

请参考图1，提供第一基底100。

所述第一基底100包括第一半导体衬底101、形成与所述第一半导体衬底

101 表面的第一器件层 102。

所述第一半导体衬底 101 可以为单晶硅衬底、Ge 衬底、SiGe 衬底、SOI 或 GOI 等；根据器件的实际需求，可以选择合适的第一半导体衬底 101，在此不作限定。该具体实施方式中，所述第一半导体衬底 101 为单晶硅晶圆。

所述第一器件层 102 包括形成与所述半导体衬底 101 上的半导体器件、连接所述半导体器件的金属互连结构、覆盖所述半导体器件以及金属互连结构的介质层等。所述第一器件层 102 可以为多层或单层结构。在一个具体实施方式中，所述第一器件层 102 包括介质层以及形成于介质层内的 3D NAND 结构。

请参考图 2，在所述第一基底 100 表面形成第一粘附/键合叠层 200，所述第一粘附/键合叠层 200 包括堆叠的至少一层第一键合层 201 和至少一层第一粘附层 202，所述第一粘附/键合叠层背向所述第一基底的表面为键合面。

该具体实施方式中，所述第一粘附/键合叠层 200 包括位于第一基底 100 表面的第一粘附层 202 以及位于所述第一粘附层 202 表面的第一键合层 201。

所述第一键合层 201 与第一粘附层 202 材料不同，具体的，所述第一键合层 201 与所述第一粘附层 202 可以具有相同的构成元素，但是元素的浓度不同；或者所述第一键合层 201 与所述第一粘附层 202 含有的元素不同。可以分别采用化学气相沉积工艺，依次形成所述第一粘附层 202 和第一键合层 201。该具体实施方式中，采用等离子体增强化学气相沉积（PECVD）工艺形成所述第一粘附层 202 和第一键合层 201。

所述第一键合层 201 的材料为包括 Si、N 和 C 的介质材料，所述第一粘附层 202 的材料为包括 Si 和 N 的介质材料，基于化学气相沉积工艺中采用的反应气体，以及具体产品的需求，所述第一键合层 201 和第一粘附层 202 内均还可以掺杂有 O、H、P、F 等元素中的至少一种。例如，所述第一键合层 201 的材料可以为掺碳氮化硅、掺碳氮氧化硅、掺氮碳氧化硅等；所述第一粘附层 202 的材料可以为氮化硅、氮氧化硅等。

在一个具体实施方式中，采用 PECVD 工艺形成所述第一粘附层 202，采用的反应气体包括 SiH_4 和 NH_3 ， SiH_4 与 NH_3 的流量比大于 0.5，射频功率大于 300W；采用等离子体化学气相沉积工艺形成所述第一键合层 201，采用的反应

气体包括：三甲基硅烷或四甲基硅烷中的一种以及 NH_3 ，三甲基硅烷或四甲基硅烷与 NH_3 的流量比大于 0.5，射频功率大于 300W。

在其他具体实施方式中，还可以通过对介质材料进行处理形成所述第一粘附层 202 和第一键合层 201。例如，在第一基底 100 表面形成氧化硅薄膜后，对所述氧化硅薄膜进行氮掺杂，形成第一粘附层 202；然后再在所述第一粘附层 202 表面形成氮化硅薄膜，并对所述氮化硅薄膜进行碳掺杂，形成第一键合层 201。可以根据待形成的第一粘附层 202 和第一键合层 201 材料选择合适的介质薄膜材料以及薄膜处理方式。

通过控制所述第一键合层 201 和第一粘附层 202 的形成工艺参数，可以调整所述第一键合层 201 和第一粘附层 202 内各组分的浓度，从而对第一基底 100 与第一粘附层 202、第一粘附层 202 与第一键合层内 201 之间粘附力以及第一粘附/键合叠层 200 的介电系数进行调整。

所述第一键合层 201 位于第一粘附/键合叠层 200 的顶部，所述第一键合层 201 中的 C 能够有效提高所述第一键合层 201 在键合过程中，与其他键合层之间的键合力。C 浓度越高，与其他键合层之间进行键合时产生的键合力越大。在一个具体实施方式中，所述第一键合层 201 中，C 的原子浓度大于 0，小于 50%。

所述第一粘附层 202 中具有较高的 Si 原子浓度，能够提高所述第一粘附层 202 的致密度以及与所述第一键合层 201 以及第一器件层 102 之间的粘附力。在一个具体实施方式中，所述第一粘附层 202 中的 Si 的原子浓度大于 20%。所述第一粘附层还含 C，并且 C 的原子浓度小于第一键合层 201 中的 C 的原子浓度。与在所述第一器件层 102 表面直接形成第一键合层 201 相比，由于所述第一粘附层 202 与所述第一器件层 102 之间的粘附力更高，能够有效提高所述第一粘附/键合叠层 200 与所述第一器件层 102 之间的粘附力。

由于不同材料层之间的粘附力与界面两侧的材料组分相关，材料组分越接近，粘附力越强。为了进一步增强所述第一粘附层 202 与所述第一器件层 102 之间的粘附力，可以在形成所述第一粘附层 202 的过程中，逐渐调整工艺参数，使得所述第一粘附层 202 内的组分浓度逐渐发生变化，使得所述第一器件层

102 与所述第一粘附层 202 界面两侧的材料组分接近。在一个具体实施方式中，在形成所述第一粘附层 202 的过程中，随着第一粘附层 202 厚度的增加，通过调整沉积工艺的参数，使得第一粘附层 202 内的 Si 的原子浓度随第一粘附层厚度增加而逐渐改变。在其他具体实施方式中，根据所述第一器件层 102 表面材料的不同，也可以对所述第一粘附层 202 内的其他成分浓度进行调整，例如使得第一粘附层 202 中 C 的原子浓度均匀分布，或者 C 的原子浓度随第一粘附层厚度增加而逐渐改变。在其他具体实施方式中，也可以在形成所述第一粘附层 202 的过程中，保持沉积工艺参数不变，使得第一粘附层 202 内的各元素的原子浓度在不同厚度位置处保持稳定不变。

为了进一步增强所述第一粘附层 202 与所述第一键合层 201 之间的粘附力，可以在形成所述第一键合层 201 的过程中，逐渐调整工艺参数，使得所述第一键合层 201 内的组分浓度逐渐发生变化，使得所述第一键合层 201 与所述第一粘附层 202 界面两侧的材料组分接近。在一个具体实施方式中，在形成所述第一键合层 201 的过程中，随着第一键合层 201 厚度的增加，通过调整沉积工艺的参数，使得 C 的原子浓度随第一键合层 201 厚度增加而逐渐增大。在其他具体实施方式中，也可以使得 C 的原子浓度随第一键合层 201 厚度增加而逐渐减小或者先逐渐增大再逐渐减小。在其他具体实施方式中，在形成所述第一键合层 201 的过程中，保持沉积工艺参数不变，使得第一键合层 201 中各元素在不同厚度位置处保持稳定不变。

所述第一键合层 201 的厚度大于所述第一粘附层 202 的厚度，以确保在将所述第一键合层 201 与其他键合层进行键合时，所述第一键合层 201 具有足够的键合厚度。在一个具体实施方式中，所述第一粘附层 202 的厚度大于 10 Å，所述第一键合层 201 的厚度大于 100 Å。

在其他具体实施方式中，所述第一粘附/键合叠层 200 还可以包括三层以上堆叠的子键合层。在一个具体实施方式中，所述第一粘附/键合叠层 200 包括一层第一粘附层 202、两层以上的第一键合层 201，不同第一键合层 201 的材料可以相同也可以不同。在其他具体实施方式中，所述第一粘附/键合叠层 200 还可以包括两层以上的第一粘附层 202 和一层第一键合层 201。所述第一

粘附/键合叠层 200 还可以包括多层相互间隔堆叠的第一粘附层 202 和第一键合层 201。在所述第一粘附/键合叠层 200 包括三层以上子键合层的情况下，所述第一基底 100 表面与一第一粘附层 202 接触，所述第一粘附/键合叠层 200 表面为一第一键合层 201 表面，从而使得所述第一粘附/键合叠层 200 与所述第一器件层 102 表面具有较高的粘附力，所述第一粘附/键合叠层 200 与其他键合层进行键合时能够产生较强的键合力。

在一个具体实施方式中，所述第一粘附/键合叠层 200 中的 C 浓度在所述第一粘附/键合叠层的厚度方向上渐变。在另一具体实施方式中，所述第一粘附/键合叠层 200 中的各层的致密度在所述第一粘附/键合叠层的厚度方向上渐变。

请参考图 3，在另一具体实施方式中，还包括：提供第二基底 300；在所述第二基底 300 表面形成第二粘附/键合叠层 400。

所述第二基底 300 包括第二半导体衬底 301 以及位于所述第二半导体衬底 301 表面的第二器件层 302。

采用化学气相沉积工艺在所述第二器件层 302 表面形成第二粘附/键合叠层 400。在该具体实施方式中，所述第二粘附/键合叠层 400 包括至少一层第一键合层 401 以及至少一层第一粘附层 402，所述第二粘附/键合叠层 400 的具体材料与结构请参考上述具体实施方式中的第一粘附/键合叠层 200 的描述，在此不再赘述。在一个具体实施方式中，所述第二粘附/键合叠层 400 的结构与上述第一粘附/键合叠层 200 的材料与结构均相同。

请参考图 4，将所述第二粘附/键合叠层 400 所述第一粘附/键合叠层 200 表面相对键合固定。在键合过程中，所述第二粘附/键合叠层 400 表面的第一键合层 401 与所述第一粘附/键合叠层 200 表面的第一键合层 201 表面进行键合。

所述第一键合层 401 与第一键合层 201 内均含有 C，部分 C 以 $-CH_3$ 的形式存在， $-CH_3$ 更易被氧化为 $-OH$ ，并在键合过程中形成 Si-O 键，使得在键合界面上能够形成更多的硅氧键，从而形成较强的键合力。在一个具体实施方式中，所述第一键合层 401 与第一键合层 201 之间的键合力大于 $2J/M^2$ 。而现有

技术中采用不含 C 的键合层进行键合，通常键合力小于 1.5 J/M^2 。

在一个具体实施方式中，所述第一基底 100 为形成有 3D NAND 存储结构的基底，而所述第二基底 200 为形成有外围电路的基底。

在其他具体实施方式中，还可以在基底的两侧表面均形成上述粘附/键合叠层，以实现三个以上基底的键合。

请参考图 5，在另一具体实施方式中，还包括：形成贯穿所述第一粘附/键合叠层 200 的第一键合垫 501；形成贯穿所述第二粘附/键合叠层 400 的第二键合垫 502；在将所述第二粘附/键合叠层 400 表面与所述第一粘附/键合叠层 200 表面相对键合固定的同时，将所述第一键合垫 501 与第二键合垫 502 相对键合连接。

所述第一键合垫 501 和第二键合垫 502 可以分别连接至所述第一器件层 102 和第二器件层 302 内的半导体器件以及金属互连层。

所述第一键合垫 501 的形成方法包括：对所述第一粘附/键合叠层 200 进行图形化，形成贯穿所述第一粘附/键合叠层 200 的开口；在所述开口内填充金属材料，并进行平坦化，形成填充满所述开口的第一键合垫 501。采用相同的方法在所述第二粘附/键合叠层 400 内形成所述第二键合垫 502。将所述第一键合垫 501 与第二键合垫 502 键合连接，可以实现所述第一器件层 102 和第二器件层 302 内的半导体器件之间的电连接。

所述第一键合垫 501 和第二键合垫 502 的材料可以是 Cu、W 等金属材料。所述第一粘附/键合叠层 200 和第二粘附/键合叠层 400 的键合界面为第一键合层 201、401 的键合表面，所述第一键合层 201 和第一键合层 401 内含有 C，能够有效阻挡所述第一键合垫 501 和第二键合垫 502 的材料在键合界面发生扩散，从而提高所述半导体结构的性能。

上述方法还用于多片基底键合。请参考图 6，在本发明一具体实施方式中，还包括提供第三基底 600，在所述第三基底 600 的相对两侧表面分别形成第三粘附/键合叠层 700 和第四粘附/键合叠层 800；将所述第三粘附/键合叠层 700 与第一粘附/键合叠层 200 表面相对键合固定，将所述第四粘附/键合叠层 800 与第二粘附/键合叠层 400 表面键合固定，形成三层键合结构。

该具体实施方式中，所述第三粘附/键合叠层 700 包括第一粘附层 702 和第一键合层 701，所述第四粘附/键合叠层 800 包括第一粘附层 802 和第一键合层 801。将所述第一键合层 801 与第一键合层 401 表面键合固定，将所述第一键合层 701 与第一键合层 201 表面键合固定。

在其他具体实施方式中，所述第三粘附/键合叠层 700 和第四粘附/键合叠层 800 还可以为其他结构。所述第三粘附/键合叠层 700 和第四粘附/键合叠层 800 的形成方法，请参考上述具体实施方式中，第一粘附/键合叠层 200 的形成方法，在此不再赘述。

该具体实施方式中，还包括在第三粘附/键合叠层 700 内形成第三键合垫 703，在第四粘附/键合叠层 800 内形成第四键合垫 803，将所述第三键合垫 703 与第一键合垫 501 键合连接，将所述第四键合垫 803 与第二键合垫 502 键合连接。

在其他具体实施方式中，还可以采用上述方法形成四层以上的键合结构。

上述具体实施方式，在基底表面形成复合结构的键合层，与基底表面具有较高的粘附力，在键合后也能在键合表面具有较强的键合力，并且能够阻挡金属材料在键合界面的扩散，从而提高形成的半导体结构的性能。

需说明的是，在本发明的技术方案中，半导体结构中各个基底内的半导体器件类型并不应局限于所给实施例，除了 3D NAND 之外，其可以为 CMOS 电路、CIS 电路、TFT 电路等等。

本发明的具体实施方式还提供一种半导体结构。

请参考图 2，为本发明一具体实施方式的半导体结构的结构示意图。

所述半导体结构，包括：第一基底 100；位于所述第一基底 100 表面的第一粘附/键合叠层 200，所述第一粘附/键合叠层 200 包括堆叠的至少一层第一键合层 201 和至少一层第一粘附层 202，所述第一键合层 201 和第一粘附层 202 的材料不同，所述第一键合层 201 材料为包括 Si、N 和 C 的介质材料，所述第一粘附层 202 的材料为包括 Si 和 N 的介质材料。

所述第一基底 100 包括第一半导体衬底 101、形成与所述第一半导体衬底 101 表面的第一器件层 102。

所述第一半导体衬底 101 可以为单晶硅衬底、Ge 衬底、SiGe 衬底、SOI 或 GOI 等；根据器件的实际需求，可以选择合适的第一半导体衬底 101，在此不作限定。该具体实施方式中，所述第一半导体衬底 101 为单晶硅晶圆。

所述第一器件层 102 包括形成与所述半导体衬底 101 上的半导体器件、连接所述半导体器件的金属互连结构、覆盖所述半导体器件以及金属互连结构的介质层等。所述第一器件层 102 可以为多层或单层结构。在一个具体实施方式中，所述第一器件层 102 包括介质层以及形成于介质层内的 3D NAND 结构。

所述第一粘附/键合叠层 200 包括位于第一基底 100 表面的第一键合层 201 以及位于所述第一键合层 201 表面的第一粘附层 202。所述第一键合层 201 与第一粘附层 202 材料不同，具体的，所述第一键合层 201 与所述第一粘附层 202 可以具有相同的构成元素，但是元素的浓度不同；或者所述第一键合层 201 与所述第一粘附层 202 含有的元素不同。

所述第一键合层 201 的材料为包括 Si、N 和 C 的介质材料，所述第一粘附层 202 的材料为包括 Si 和 N 的介质材料，基于所述第一键合层 201 和第一粘附层 202 的形成工艺以及具体产品的需求，所述第一键合层 201 和第一粘附层 202 内还可以掺杂有 O、H、P、F 等元素中的至少一种。例如，所述第一键合层 201 的材料可以为掺碳氮化硅、掺碳氮氧化硅、掺氮碳氧化硅等；所述第一粘附层 202 的材料可以为氮化硅、氮氧化硅等。

通过控制所述第一键合层 201 和第一粘附层 202 的形成工艺参数，可以调整所述第一键合层 201 和第一粘附层 202 内各组分的浓度，从而对材料层之间粘附力以及所述第一粘附/键合叠层 200 的介电系数进行调整。

所述第一键合层 201 位于第一粘附/键合叠层 200 的顶部，所述第一键合层 201 中的 C 能够有效提高所述第一键合层 201 在键合过程中，与其他键合层之间的键合力。C 浓度越高，与其他键合层之间进行键合时产生的键合力越大。在一个具体实施方式中，所述第一键合层 201 中，C 的原子浓度大于 0 且小于 50%。

所述第一粘附层 202 中具有较高的 Si 原子浓度，能够提高所述第一粘附层 202 的致密度以及与所述第一键合层 201 以及第一器件层 102 之间的粘附力。

在一个具体实施方式中，所述第一粘附层 202 中的 Si 的原子浓度大于 20%，并且 C 的原子浓度小于第一键合层 201 中的 C 的原子浓度，与在所述第一器件层 102 表面直接形成第一键合层 202 相比，由于所述第一粘附层 202 与所述第一器件层 102 之间的粘附力更高，能够有效提高所述第一粘附/键合叠层 200 与所述第一器件层 102 之间的粘附力。

由于不同材料层之间的粘附力与界面两侧的材料组分相关，材料组分越接近，粘附力越强。为了进一步增强所述第一粘附层 202 与所述第一器件层 102 之间的粘附力，所述第一粘附层 202 内的组分浓度随厚度逐渐发生变化，使得所述第一器件层 102 与所述第一粘附层 202 界面两侧的材料组分接近。在一个具体实施方式中，所述第一粘附层 202 内的 Si 的原子浓度随第一粘附层厚度增加而逐渐改变。在其他具体实施方式中，根据所述第一器件层 102 表面材料的不同，所述第一粘附层 202 内的其他成分浓度也可以随厚度进行变化。在其他具体实施方式中，也可以使得第一粘附层 202 内的各元素的原子浓度在不同厚度位置处保持稳定不变，具有均匀分布的原子浓度。

为了进一步增强所述第一粘附层 202 与所述第一键合层 201 之间的粘附力，所述第一键合层 201 内的组分浓度也可以随厚度逐渐变化，使得所述第一键合层 201 与所述第一粘附层 202 界面两侧的材料组分接近。在一个具体实施方式中，随着第一键合层 201 厚度的增加，第一键合层 201 内的 C 原子浓度随第一键合层 201 厚度增加而逐渐增大。在其他具体实施方式中，第一键合层 201 内的 C 的原子浓度随第一键合层 201 厚度增加而逐渐减小或者先逐渐增大再逐渐减小。在其他具体实施方式中，所述第一键合层 201 中各元素在不同厚度位置处保持稳定不变，具有均匀分布的原子浓度。

所述第一键合层 201 的厚度大于所述第一粘附层 202 的厚度，以确保在将所述第一键合层 201 与其他键合层进行键合时，所述第一键合层 201 具有足够的键合厚度。在一个具体实施方式中，所述第一粘附层 202 的厚度大于 10 Å，所述第一键合层 201 的厚度大于 100 Å。

在其他具体实施方式中，所述第一粘附/键合叠层 200 还可以包括三层以上堆叠的子键合层。在一个具体实施方式中，所述第一粘附/键合叠层 200 包

括一层第一粘附层 202、两层以上的第一键合层 201，不同第一键合层 201 的材料可以相同也可以不同。在其他具体实施方式中，所述第一粘附/键合叠层 200 还可以包括两层以上的第一粘附层 202 和一层第一键合层 201。所述第一粘附/键合叠层 200 还可以包括多层相互间隔堆叠的第一粘附层 202 和第一键合层 201。在所述第一粘附/键合叠层 200 包括三层以上子键合层的情况下，所述第一基底 100 表面与一第一粘附层 202 接触，所述第一粘附/键合叠层 200 表面为一第一键合层 201 表面，从而使得所述第一粘附/键合叠层 200 与所述第一器件层 102 表面具有较高的粘附力，所述第一粘附/键合叠层 200 与其他键合层进行键合时能够产生较强的键合力。

在一个具体实施方式中，所述第一粘附/键合叠层 200 中的 C 浓度在所述第一粘附/键合叠层的厚度方向上渐变。在另一具体实施方式中，所述第一粘附/键合叠层 200 中的各层的致密度在所述第一粘附/键合叠层的厚度方向上渐变。

请参考图 4，为本发明另一具体实施方式的半导体结构的示意图。

该具体实施方式中，所述半导体结构还包括：第二基底 300，所述第二基底 300 表面形成有第二粘附/键合叠层 400，所述第二粘附/键合叠层 400 与所述第一粘附/键合叠层 200 表面相对键合固定。

所述第二基底 300 包括第二半导体衬底 301 以及位于所述第二半导体衬底 201 表面的第二器件层 302。在该具体实施方式中，所述第二粘附/键合叠层 400 包括至少一层第一键合层 401 以及至少一层第一粘附层 402，所述第二粘附/键合叠层 400 的具体材料与结构请参考上述具体实施方式中的第一粘附/键合叠层 200 的描述，在此不再赘述。在一个具体实施方式中，所述第二粘附/键合叠层 400 的结构与上述第一粘附/键合叠层 200 的材料与结构均相同。

所述第二粘附/键合叠层 400 的顶层的第一键合层 401 与所述第一粘附/键合叠层 200 顶层的第一键合层 201 表面进行键合。所述第一键合层 401 与第一键合层 201 内均含有 C，部分 C 以 $-CH_3$ 的形式存在， $-CH_3$ 更易被氧化为 $-OH$ ，并在键合过程中形成 Si-O 键，使得在键合界面上能够形成更多的硅氧键，从而形成较强的键合力。

在其他具体实施方式中，所述半导体结构可以包括三个以上的基底，相邻基底之间均通过本发明具体实施方式中的复合键合层进行键合。

请参考图 5，为发明另一具体实施方式的半导体结构的结构示意图。

该具体实施方式中，所述半导体结构还包括：贯穿所述第一粘附/键合叠层 200 的第一键合垫 501；贯穿所述第二粘附/键合叠层 400 的第二键合垫 502；所述第二粘附/键合叠层 400 表面与所述第一粘附/键合叠层 200 表面相对键合固定且所述第一键合垫 501 与第二键合垫 502 相对键合连接。

所述第一键合垫 501 和第二键合垫 502 可以分别连接至所述第一器件层 102 和第二器件层 302 内的半导体器件以及金属互连层。

所述第一键合垫 501 和第二键合垫 502 的材料可以是 Cu、W 等金属材料。所述第一粘附/键合叠层 200 和第二粘附/键合叠层 400 的键合界面为第一键合层 201、401 的键合表面，所述第一键合层 201 和第一键合层 401 内含有 C，能够有效阻挡所述第一键合垫 501 和第二键合垫 502 的材料在键合界面发生扩散，从而提高所述半导体结构的性能。

在一个具体实施方式中，所述第一基底 100 为形成有 3D NAND 存储结构的基底，而所述第二基底 200 为形成有外围电路的基底。

请参考图 6，为本发明另一具体实施方式的半导体结构示意图。

该具体实施方式中，所述半导体结构还包括第三基底 600，所述第三基底 600 的相对两侧表面分别形成有第三粘附/键合叠层 700 和第四粘附/键合叠层 800；所述第三粘附/键合叠层 700 与第一粘附/键合叠层 200 表面相对键合固定，所述第四粘附/键合叠层 800 与第二粘附/键合叠层 400 表面键合固定，构成三层键合结构。

该具体实施方式中，所述第三粘附/键合叠层 700 包括第一粘附层 702 和第一键合层 701，所述第四粘附/键合叠层 800 包括第一粘附层 802 和第一键合层 801。所述第一键合层 801 与第一键合层 401 表面键合固定，所述第一键合层 701 与第一键合层 201 表面键合固定。

在其他具体实施方式中，所述第三粘附/键合叠层 700 和第四粘附/键合叠层 800 还可以为其他结构。所述第三粘附/键合叠层 700 和第四粘附/键合叠层

800 的材料和结构，请参考上述具体实施方式中对第一粘附/键合叠层 200 的具体描述，在此不再赘述。

该具体实施方式中，所述第三粘附/键合叠层 700 内还形成有第三键合垫 703，第四粘附/键合叠层 800 内还形成有第四键合垫 803，所述第三键合垫 703 与第一键合垫 501 键合连接，所述第四键合垫 803 与第二键合垫 502 键合连接。

在其他具体实施方式中，还可以采用上述方法形成四层以上的键合结构。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。