

一种半导体结构及其制作方法

5 相关申请的交叉引用

本申请基于申请号为 202411359347.5、申请日为 2024 年 9 月 26 日的中国专利申请提出，并要求该中国专利申请的优先权，该中国专利申请的全部内容在此引入本申请作为参考。

10 技术领域

本公开实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法。

背景技术

存储器是用来存储程序和各种数据信息的记忆部件。一般计算机系统使用的随机存取内存(Random Access Memory, RAM)可分为动态随机存取存储器(Dynamic Random Access Memory, DRAM)与静态随机存取存储器(Static Random-Access Memory, SRAM)两种，动态随机存取存储器是计算机中常用的半导体存储器件，由许多重复的存储单元组成。

目前有必要提高半导体结构的可靠性。

发明内容

本公开实施例提供一种半导体结构及其制作方法，至少可以提高半导体结构的可靠性。

20 根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：衬底，衬底上设置有第一绝缘介质层；前层结构，前层结构设置在第一绝缘介质层中；第二绝缘介质层，第二绝缘介质层设置在第一绝缘介质层上；第三绝缘介质层，第三绝缘介质层设置在第二绝缘介质层上；当层结构，当层结构设置在第三绝缘介质层中，包括多条彼此间隔排布的第一导电线；第一互连结构，第一互连结构穿过第二绝缘介质层连接部分第一导电线与前层结构；

25 第二互连结构，第二互连结构穿过第一绝缘介质层以及第二绝缘介质层连接部分第一导电线，第一互连结构以及第二互连结构彼此隔离。

在一些实施例中，第二互连结构还贯穿衬底。

在一些实施例中，第一导电线覆盖在第二绝缘介质层的顶面，第一互连结构还穿过第一绝缘介质层与前层结构连接。

在一些实施例中，所述第一互连结构和所述第二互连结构还穿过部分第三绝缘介质层分别与各第一导电线连接。

在一些实施例中，前层结构包括晶体管，晶体管与第一互连结构连接。

5 在一些实施例中，前层结构还包括第二导电线，第二导电线设置在晶体管上方的第一绝缘介质层中，第一互连结构包括连接部分第一导电线和第二导电线的第一互连部分和连接第二导电线和晶体管的第二互连部分，第一互连部分穿过第二绝缘介质层与第二导电线连接，第二互连部分穿过第一绝缘介质层与晶体管连接。

10 在一些实施例中，半导体结构还包括第三互连结构，第二导电线包括与第一互连结构连接的部分和与第三互连结构连接的部分，与第三互连结构连接的第二导电线通过第三互连结构连接至与第二互连结构连接的第一导电线。

在一些实施例中，第二互连结构包括绝缘衬垫层和导电互连层，第一绝缘介质层与导电互连层之间具有绝缘衬垫层，导电互连层与第二绝缘介质层直接接触。

在一些实施例中，第一互连结构和第二互连结构包含不同的金属。

15 在一些实施例中，第二互连结构在第二绝缘介质层中的厚度和在第三绝缘介质层中的厚度的比为 2:1~5:1。

在一些实施例中，第一绝缘介质层与第二绝缘介质层包含不同的绝缘材料。

20 根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制作方法，包括：提供衬底，衬底上设置有第一绝缘介质层；形成前层结构，前层结构设置在第一绝缘介质层中；形成第二绝缘介质层，第二绝缘介质层设置在第一绝缘介质层上；形成第三绝缘介质层，第三绝缘介质层设置在第二绝缘介质层上；形成当层结构，当层结构设置在第三绝缘介质层中，当层结构包括多条彼此间隔排布的第一导电线；形成第一互连结构，第一互连结构穿过第二绝缘介质层以连接部分第一导电线与前层结构；形成第二互连结构，第二互连结构穿过所述第一绝缘介质层以及所述第二绝缘介质层以连接部分所述第一导电线，所述第一绝缘介质层和所述第二绝缘介质层彼此隔离。

25 在一些实施例中，形成第一互连结构的方法包括：在形成第二绝缘介质层之后，在形成第三绝缘介质层之前，至少刻蚀第二绝缘介质层，形成抵接前层结构的第一通孔；填充第一通孔，形成第一互连结构。

30 在一些实施例中，形成当层结构的方法包括：在形成第三绝缘介质层之后，图形化第三绝缘介质层，在第三绝缘介质层中形成多条第一导电线，其中，部分第一导电线与第一互连结构连接。

5 在一些实施例中，形成第二互连结构的方法包括：在形成第三绝缘介质层以及当层结构之后，自衬底朝向第一绝缘介质层的方向刻蚀衬底以及第一绝缘介质层，以形成初始通孔，初始通孔暴露第二绝缘介质层的表面；形成绝缘衬垫层，绝缘衬垫层覆盖初始通孔的侧壁；至少刻蚀第二绝缘介质层，直至暴露部分第一导电线朝向衬底的表面，以形成露出部分第一
10 导电线的第二通孔；填充第二通孔，形成导电互连层，导电互连层和绝缘衬垫层形成第二互连结构。

本公开实施例提供的技术方案至少具有以下优点：通过设置第二绝缘介质层，从而可以防止第二互连结构对前层结构中的第一绝缘介质层以及衬底造成污染，其次，通过第一绝缘介质层和第二绝缘介质层缓解第一互连结构与第二互连结构之间的应力作用，可以提高半导
10 体结构的可靠性。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，
15 显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图 1 至图 4 为本公开实施例提供的半导体结构的结构示意图；

图 5 为本公开实施例提供的半导体结构的制作方法的流程图；

图 6 至图 18 为本公开实施例提供的半导体结构的制作方法各步骤对应的结构示意图。

具体实施方式

由背景技术可知，半导体结构的可靠性有待提高。

下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保
25 护的技术方案。

参考图 1 及图 2，图 1 为本公开实施例提供的一种半导体结构的结构示意图，图 2 为本公开另一些实施例提供的一种半导体结构的结构示意图。

在一些实施例中，半导体结构包括：衬底 100，衬底 100 上设置有第一绝缘介质层 101。

半导体结构还包括：前层结构 102，前层结构 102 设置在第一绝缘介质层 101 中。

30 半导体结构还包括：第二绝缘介质层 103，第二绝缘介质层 103 设置在第一绝缘介质层

101 上。

半导体结构还包括：第三绝缘介质层 124，第三绝缘介质层 124 设置在第二绝缘介质层 103 上。

5 半导体结构还包括：当层结构 104，当层结构 104 包括多条彼此间隔排布的第一导电线，例如通过第三绝缘介质层 124 彼此间隔的第一导电线 121 和第一导电线 122。

半导体结构还包括：第一互连结构 105，第一互连结构 105 穿过第二绝缘介质层 103 与第一导电线 122 和前层结构 102 连接。

10 半导体结构还包括：第二互连结构 106，第二互连结构 106 穿过第一绝缘介质层 101 以及第二绝缘介质层 103 与第一导电线 121 连接，第一互连结构 105 和第二互连结构 106 彼此隔离。

本公开实施例提供的半导体结构包括连接前层结构和当层结构的第一互连结构和将当层结构引出的第二互连结构，通过设置第二绝缘介质层和第一绝缘介质层组成的绝缘层组合防止各互连结构之间以及互连结构与前层结构之间存在不希望的导电路径，从而影响器件的性能和可靠性。

15 在一些实施例中，衬底 100 的材料可以包括半导体材料，例如包括但不限于硅。在一些实施例中，衬底 100 的材料可以包括硅、锗或者锗硅等；在一些实施例中，衬底 100 的材料还包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟或者锑化铟等；在一些实施例中，衬底 100 的材料还可以包括磷化镓砷、磷化镓铟、砷化镓铟、磷化铟镓砷、砷化铝铟、和/或砷化铝镓等。在一些实施例中，衬底 100 还可以是绝缘体上硅结构。

20 另外，衬底 100 可以根据设计要求进行掺杂（例如 P 型衬底或者 N 型衬底）。在一些实施例中，衬底 100 可以掺杂有 P 型掺杂离子（例如硼离子、铝离子）或者 N 型掺杂离子（例如磷离子、砷离子）。

25 在一些实施例中，第一绝缘介质层 101 可以由一种绝缘材料形成的单层结构，也可以是一种绝缘材料通过多次沉积形成的多层结构，例如多层二氧化硅组成的复合膜层，还可以是不同种绝缘材料复合沉积形成的多层结构，例如二氧化硅、氮化硅、氮氧化硅、碳氮化硅、碳氮化硅等绝缘介质材料中的至少两种组成的复合膜层。

30 在一些实施例中，前层结构 102 可以是晶体管或其他半导体器件，本公开的实施例中以前层结构 102 为晶体管作为示例，但不构成对前层结构 102 类型的限制。当前层结构 102 是晶体管时，图 1 中示出了前层结构 102 的简单示意图，其包括位于衬底 100 上的栅氧层 111，设置在栅氧层 111 上的栅极 112 以及覆盖栅氧层 111 和栅极 112 外侧的隔离介质层 113，栅极 112 可以是单层结构或多层结构，隔离介质层 113 可以是单层结构或多层结构。隔离介质层

113 与第一绝缘介质层可以包括相同的绝缘材料也可以包含不同的绝缘材料。

在一些实施例中，第二绝缘介质层 103 与第一绝缘介质层 101 包括不同的绝缘材料。在一些实施例中，当第一绝缘介质层 101 为多层结构时，邻近第二绝缘介质 103 设置的第一绝缘介质层 101 的部分的材料与第二绝缘介质层 103 的材料不同，例如，第一绝缘介质层 101 包括二氧化硅，而第二绝缘介质层 103 包括氮化硅。

在一些实施例中，第三绝缘介质层 124 包括不同于第二绝缘介质层 103 的材料，例如，第三绝缘介质层 124 为二氧化硅，而第二绝缘介质层 103 为氮化硅。

在一些实施例中，当层结构 104 为金属导线，例如，铜导线或钨导线等金属导线。当层结构 104 与第三绝缘介质层 124 之间还设置有防止金属导线扩散的阻挡层，例如，钽（Ta）、钽氮化物（Ta₂N₃）和钴（Co）等。

需要说明的是，本公开实施例中的前层结构和当层结构不构成对结构本身的限制，在一些实施例中，其用以示意两结构的位置关系或者形成的先后顺序，例如，对当层结构而言，前层结构表示其先于当层结构形成，或在位置关系上来说，其更接近衬底。

在一些实施例中，第一互连结构 105 和第二互连结构 106 包括不同的金属材料，例如，第一互连结构包括由金属钨或其合金组成的互连结构，第二互连结构 106 包括由金属铜或其合金组成的互连结构。

在一些实施例中，第一互连结构 105 和第二互连结构 106 通过第一绝缘介质层 101 和第二绝缘介质层 103 彼此隔离，通过第一绝缘介质层 101 和第二绝缘介质层 103 缓解第一互连结构 105 与第二互连结构 106 之间的应力作用，可以提高半导体结构的可靠性。

在一些实施例中，第二互连结构 106 可以是 TSV（Through Silicon Via），即第二互连结构 106 贯穿衬底 100 与第一导电线 121 接触连接。通过设置第二互连结构 106 贯穿衬底 100 与第一导电线 121 接触连接可以便于从衬底 100 远离前层结构 102 的另一端向第二互连结构 106 提供信号，从而可以便于向第一导电线 121 传输信号，或者便于将第一导电线 121 内的信号导出。

继续参考图 1，在一些实施例中，第一导电线 121 和第一导电线 122 覆盖在第二绝缘介质层 103 的顶面，第一互连结构 105 还穿过所述第一绝缘介质层 101 与前层结构 102 连接。

继续参考图 2，在另一些实施例中，第一互连结构 105 和第二互连结构 106 还穿过第三绝缘介质层 124 分别与第一导电线 121 和第一导电线 122 连接。

在一些实施例中，如图 1 所示，第一互连结构 105 与前层结构 102 的栅极 112 连接，实现第一导电线 122 与前层结构 102 的连接。

在一些实施例中，如图 2 所示，前层结构 102 还包括设置在衬底 100 中的连接端 114，例如源极和漏极，第一互连结构 105 与连接端 114 连接，从而实现第一导电线 122 与前层结构 102 的连接。

5 在一些实施例中，如图 1 和图 2 所示，前层结构 102 包括多个，第二互连结构 106 可以位于相邻的两个前层结构 102 之间的第一绝缘介质层 101 中。

继续参见图 3，图 3 为本公开一实施例提供的一种半导体结构的结构示意图。在一些实施例中，前层结构还包括位于晶体管 102 上方的第二导电线 108 和第二导电线 109，第二导电线 108 和第二导电线 109 位于第一绝缘介质层 101 中，且彼此隔离。第一互连结构 105 包括连接第一导电线 122 和第二导电线 108 的第一互连部分 1051 和连接第二导电线 108 和晶体管 102 的第二互连部分 1052，第一互连部分 1051 穿过第二绝缘介质层 103 与第二导电线 108 连接，第二互连部分 1052 穿过第一绝缘介质层 101 与晶体管 102 连接。

在一些实施例中，第一互连部分 1051 还穿过部分第三绝缘介质层 124 与第一导电线 122 连接。

15 在一些实施例中，第一互连部分 1051 和第二互连部分 1052 可以包含不同的金属，例如，第一互连部分 1051 包含铜或其合金，第二互连部分 1052 包含钨或其合金。

在一些实施例中，第一互连部分 1051 可以与第一导电线 122 为一体式结构，从而可以减少第一互连部分 1051 与第一导电线 122 之间的接触电阻，且可以提高第一互连部分 1051 与第一导电线 122 之间连接的可靠性。

20 在一些实施例中，第二互连部分 1052 可以与第二导电线 108 为一体式结构，从而可以减少第二互连部分 1052 与第二导电线 108 之间的接触电阻，且可以提高第二互连部分 1052 与第二导电线 108 之间连接的可靠性。

在一些实施例中，继续参见图 3，半导体结构还包括第三互连结构 110，第三互连结构 110 与另一第二导电线 109 连接，第三互连结构 110 与第一导电线 121 连接，从而实现第二导电线 109 与第二互连结构 106 之间的连接。

25 在本公开的实施例中，通过在前层结构中增加第二导电线，可以进一步紧凑半导体结构的布局，增加各层导电线之间的传输通道，提升信号传输密度。

在一些实施例中，第三互连结构 110 与第一互连部分 1051 具有相同的材质，例如都包含铜或其合金，第三互连结构 110 与第一互连部分 1051 也可以包含不同的材质，例如，第一互连部分 1051 包含铜或其合金，第三互连结构 110 包含钨或其合金。

30 继续参见图 1 至图 4，在一些实施例中，第二互连结构 106 包括绝缘衬垫层 1061 和导电互连层 1062，绝缘衬垫层 1061 设置在第一绝缘介质层 101 与导电互连层 1062 之间，绝缘衬

垫层 1061 可以将导电互连层 1062 与衬底 100 进行隔离,从而可以避免导电互连层 1062 污染第一绝缘介质层 101,且可以避免导电互连层 1062 污染衬底 100。

在一些实施例中,导电互连层 1062 与第二绝缘介质层 103 直接接触设置。

5 在一些实施例中,绝缘衬垫层 1061 还设置在衬底 100 与导电互连层 1062 之间,导电互连层 1062 还穿过部分第三绝缘介质层 124 与第一导电线 121 接触连接,导电互连层 1062 与第三绝缘介质层 124 直接接触设置。

继续参见图 4,图 4 为本公开一实施例提供的一种半导体结构的结构示意图。在一些实施例中,第一互连结构 105 在第二绝缘介质层 103 中的厚度 D1 和在第三绝缘介质层 124 中的厚度 D2 的比为 2:1~5:1。可以理解的是,当前层结构包括第二导电线 108 和第二导电线 10 109 时,第二绝缘介质层 103 设置在各第二导电线上,因此,形成的第二互连结构 106 的厚度也就越大,因此,第二互连结构 106 与前层结构之间的隔离变为尤为重要,通过设置第二互连结构 106 在第二绝缘介质层 103 中的厚度大于其在第三绝缘介质层 124 中的厚度,增强第二互连结构 106 与前层结构之间的隔离,但是第二绝缘介质层 103 的厚度越大,最终形成与第一导电线 121 连接的第二互连结构 106 的难度也就越高,因此,通过设置第二互连结构 15 106 在第二绝缘介质层 103 中的厚度和其在第三绝缘介质层 124 中的厚度的比为 2:1~5:1,可以在获得第二绝缘介质层 103 的保护能力的同时,降低形成第二互连结构 106 的工艺难度。

本公开实施例还提供一种半导体结构的制作方法,该半导体结构的制作方法可以用于形成如图 1 至图 4 中的半导体结构,以下将结合附图对本公开实施例提供的半导体结构的制作方法进行说明,需要说明的是前述实施例相同或相应的部分,可参考前述实施例的相应说明, 20 以下将不做赘述。

参考图 5 至图 18,图 5 为本公开实施例提供的半导体结构的制作方法的流程图,图 6 至图 18 为本公开实施例提供的半导体结构的制作方法各步骤对应的结构示意图。

参见图 5,在一些实施例中,半导体结构的制作方法包括:提供衬底,衬底上设置有第一绝缘介质层。

25 半导体结构的制作方法还包括:形成前层结构,前层结构设置在第一绝缘介质层中。

半导体结构的制作方法还包括:形成第二绝缘介质层,第二绝缘介质层设置在第一绝缘介质层上。

半导体结构的制作方法还包括:形成第三绝缘介质层,第三绝缘介质层设置在第二绝缘介质层上。

30 半导体结构的制作方法还包括:形成当层结构,当层结构包括多条彼此间隔排布的第一导电线,各第一导电线设置在第三绝缘介质层中。

半导体结构的制作方法还包括：形成第一互连结构，第一互连结构穿过第二绝缘介质层以连接部分第一导电线和前层结构。

半导体结构的制作方法还包括：形成第二互连结构，第二互连结构穿过第一绝缘介质层以及第二绝缘介质层与第一导电层连接，第一互连结构以及第二互连结构彼此隔离。

5 下面结合相应的附图进一步说明。

参见图 6，提供衬底 100，衬底 100 上设置有前层结构 102。前层结构 102 可以是晶体管，其包括设置在衬底 100 上的栅氧层 111 以及设置在栅氧层 111 上的栅极 112，在形成栅氧层 111 和栅极 112 之后，形成隔离栅氧层 111 和栅极 112 的隔离层 113，隔离层 113 覆盖在栅极 112 和栅氧层 111 的侧壁。

10 在形成前层结构 102 之后，形成覆盖前层结构 102 的第一绝缘介质层 101，形成第一绝缘介质层 101 的工艺可以采用物理气相沉积（PVD）、化学气相沉积（CVD）、原子层沉积（ALD）和外延生长（Epitaxy）等等薄膜沉积工艺形成。第一绝缘介质层 101 可以是单层薄膜也可以是多层薄膜结构。

15 在形成第一绝缘介质层 101 后，在第一绝缘介质层 101 上沉积第二绝缘介质层 103，形成第二绝缘介质层 103 的工艺可以采用物理气相沉积（PVD）、化学气相沉积（CVD）、原子层沉积（ALD）和外延生长（Epitaxy）等等薄膜沉积工艺形成。

20 在形成第二绝缘介质层 103 之后，图形化第一绝缘介质层 101 和第二绝缘介质层 103，形成穿过第二绝缘介质层 103 和第一绝缘介质层 101 的第一互连结构 105。图形化第一绝缘介质层 101 和第二绝缘介质层 103 采用光刻工艺结合刻蚀工艺进行，刻蚀第一绝缘介质层 101 和第二绝缘介质层 103 的工艺可以是干法刻蚀或湿法刻蚀。

在形成第一互连结构 105 之后，形成覆盖第一互连结构 105 顶部以及覆盖第二绝缘介质层 103 的第三绝缘介质层 124。形成第三绝缘介质层 124 的工艺可以采用物理气相沉积（PVD）、化学气相沉积（CVD）、原子层沉积（ALD）和外延生长（Epitaxy）等等薄膜沉积工艺形成。

25 继续参见图 7，在一些实施例中，在形成第三绝缘介质层 124 之后，图形化第三绝缘介质层 124，在第三绝缘介质层 124 中形成第一图形区 144 和第二图形区 154。

继续参见图 8，在形成第一图形区 144 和第二图形区 154 后，在第一图形区 144 和第二图形区 154 中对应形成第一导电线 121 和第一导电线 122，完成当层结构 104 的制备。

30 形成第一导电线 121 和第一导电线 122 的工艺可以采用沉积或者电镀等方式形成，沉积或电镀等薄膜形成工艺完成后，还包括执行表面平坦化工艺，最后在第三绝缘介质层 124 中形成各第一导电线。

在一些实施例中，第一互连结构 105 和当层结构 104 可以在同一工艺步骤中形成，具体参见图 9，在形成第二绝缘介质层 103 之后，接着在第二绝缘介质层 103 上沉积第三绝缘介质层 124，形成第二绝缘介质层 103 和形成第三绝缘介质层 124 的工艺可参考前述，在此不再赘述。

5 继续参见图 10，在形成第三绝缘介质层 124 后，图形化第三绝缘介质层 124 以及第二绝缘介质层 103 和第一绝缘介质层 101，在第一图形区 144' 和第二图形区 154'。在一些实施例中，第一图形区 144' 和第二图形区 154' 可以分步形成，即，先形成第一图形区 144' 或第二图形区 154' 之后，再形成第二图形区 145' 或第一图形区 144'。即，第一图形区 144' 只需形成在第三绝缘介质层 124 中，而第二图形区 154' 同时形成在第三绝缘介质层 124、第二绝缘介质层 103 以及第一绝缘介质层 101 中。形成第二图形区 154' 的工艺可以采用诸如双大马士革工
10 艺形成。

继续参见图 11，在形成第一图形区 144' 和第二图形区 154' 之后，在各个图形区中沉积导电材料，形成第一导电线 121 以及第一互连结构 105 和与第一互连结构 105 连接的第一导电线 122。此时，第一互连结构 105 和第一导电线 122 包含相同的导电材料。

15 继续参见图 12，在形成第三绝缘介质层 124 以及当层结构 104 之后，自衬底 100 朝向第一绝缘介质层 101 的方向刻蚀衬底 100 以及第一绝缘介质层 101，形成初始通孔 118，初始通孔 118 暴露出第二绝缘介质层 103 朝向第一绝缘介质层 101 的表面。

继续参见图 13，在形成初始通孔 118 后，利用薄膜沉积工艺在被初始通孔 118 所暴露的衬底 100 以及第一绝缘介质层 101、第二绝缘介质层 103 的表面形成初始绝缘衬垫层 1061'，
20 初始绝缘衬垫层 1061' 的材料可以是二氧化硅。

继续参见图 14，在形成初始绝缘衬垫层 1061' 后，刻蚀去除第二绝缘介质层 103 表面上的初始绝缘衬垫层 1061' 以及衬底 100 远离第一绝缘介质层 101 的一面上的初始绝缘衬垫层 1061'，保留位于衬底 100 以及第一绝缘介质层 101 表面的初始绝缘衬垫层 1061'，形成绝缘衬垫层 1061，绝缘衬垫层 1061 覆盖初始通孔 118 的侧壁。

25 继续参见图 14，在形成绝缘衬垫层 1061 后，继续刻蚀第二绝缘介质层 103，以暴露出位于第三绝缘介质层 124 中的第一导电线 121 面向第二绝缘介质层 103 的表面，从而形成穿过衬底 100、第一绝缘介质层 101 以及第二绝缘介质层 103 的第二通孔 119。

在形成第二通孔 119 之后，在第二通孔 119 中采用沉积或电镀等薄膜形成工艺形成导电互连层 1062，从而形成与第一导电线 121 连接的第二互连结构 106，最终形成如图 1 至图 2
30 所示的半导体结构。

在上述实施例中，通过将第二绝缘介质层 103 作为刻蚀第一绝缘介质层 101 的刻蚀停止

层,即选择第一绝缘介质层 101 与第二绝缘介质层 103 的材料具有较高的蚀刻选择比,从而避免在刻蚀第一绝缘介质层 101 的过程中,刻蚀到第一导电线,使各第一导电线中的金属离子扩散至第一绝缘介质层 101 甚至衬底 100 中,避免第一绝缘介质层 101 以及衬底 100 被金属离子污染。当各第一导电线采用金属铜时,这种铜离子污染带来的风险控制尤其重要。

5 在刻蚀第二绝缘介质层 103 暴露各第一导电线形成第二通孔 119 时,由于刻蚀工艺的原因,第一导电线的表面也可能刻蚀工艺影响而被轻微的损伤,进而有金属离子被带出,由于此时绝缘衬垫层 1061 已经形成在第一绝缘介质层 101 以及衬底 100 暴露的侧壁上,因此,带出的金属离子不会扩散到第一绝缘介质层 101 以及衬底 100 中,由此规避了金属离子污染带来的风险。

10 在一些实施例中,前层结构除了包含晶体管 102 以外,还包括多条彼此隔离的第二导电线 108 和第二导电线 109,如图 15 所示,各第二导电线形成在第一绝缘介质层 101 中,第二导电线 108 与晶体管管 102 之间通过第二互连部分 1052 实现连接。

继续参见图 16,在形成各第二导电线之后,在第一绝缘介质层 101 上形成覆盖各第二导电线的第二绝缘介质层 103 以及第三绝缘介质层 124,随后在第二绝缘介质层 103 以及第三绝缘介质层 124 中形成与各第二导电线互连的第三互连结构 110 以及与第二互连部分 1052 上的第二导电线 108 互连的第一互连部分 1051。第一互连部分 1051 和第二互连部分 1052 形成第一互连结构 105。当层结构 104 也形成在第三绝缘介质层 124 中,当层结构 104 中的第一导电线 121 与第三互连结构 110 连接,当层结构 104 中的第一导电线 122 与第一互连部分 1051 连接。

20 在一些实施例中,当层结构 104 和第三互连结构 110 以及第一互连部分 1051 可以分开形成,即先沉积第二绝缘介质层 103,在第二绝缘介质层 103 中形成第一互连部分 1051 和第三互连结构 110 后,再沉积第三绝缘介质层 124,在第三绝缘介质层 124 中形成当层结构 104。

25 在一些实施例中,当层结构 104 和第三互连结构 110 以及第一互连部分 1051 可以同时形成,即先沉积第二绝缘介质层 103 和第三绝缘介质层 124,在第二绝缘介质层 103 和第三绝缘介质层 124 中同时形成第一互连部分 1051、第三互连结构 110 以及分别于第一互连部分 1051 和第三互连结构 110 连接的各第一导电线。

在一些实施例中,第三互连结构 110 和第一互连部分 1051 还穿过部分第三绝缘介质层 124 与各第一导电线互连,此时,各第一导电线以及第三互连结构 110 和第一互连部分 1051 的形成工艺同上,在此不再赘述。

30 继续参见图 17,在形成图 16 所示的结构之后,自衬底 100 朝向第一绝缘介质层 101 的方向刻蚀衬底 100 以及第一绝缘介质层 101,形成初始通孔 218,初始通孔 218 暴露出第二绝缘介质层 103 朝向第一绝缘介质层 101 的表面。

继续参见图 18，在形成初始通孔 218 之后，在暴露的衬底 100 的表面以及第一绝缘介质层 101 的表面形成绝缘衬垫层 1061，并进一步刻蚀第二绝缘介质层 103，最终形成第二通孔 219。第二通孔 219 暴露出第一导电线 121 的表面。

5 在刻蚀第二绝缘介质层 103 暴露各第一导电线形成第二通孔 219 时，由于刻蚀工艺的原因，第一导电线的表面也可能刻蚀工艺影响而被轻微的损伤，进而有金属离子被带出，由于此时绝缘衬垫层 1061 已经形成在第一绝缘介质层 101 以及衬底 100 暴露的侧壁上，因此，带出的金属离子不会扩散到第一绝缘介质层 101 以及衬底 100 中，由此规避了金属离子污染带来的风险。

10 在形成第二通孔 219 之后，在第二通孔 219 中采用沉积或电镀等薄膜形成工艺形成导电互连结构 1062，从而形成与第一导电线 121 连接的第二互连结构 106，最终形成如图 3 至图 4 所示的半导体结构。

本公开的实施例中，通过在形成第二互连结构 106 之前先形成好第二绝缘介质层 103，从而可以防止第二互连结构 106 对当层结构 104 中的第三绝缘介质层 124 造成污染，其次，通过将第一互连结构 105 形成在第二绝缘介质层 103 中，第一互连结构 105 与第二互连结构 15 106 通过第一绝缘介质层 101 和第二绝缘介质层 103 隔开，从而通过第一绝缘介质层 101 和第二绝缘介质层 103 缓解第一互连结构 105 与第二互连结构 106 之间的应力作用，可以提高半导体结构的可靠性。

20 在一些实施例中，第二绝缘介质层 103 的材料可以与第一绝缘介质层 101 的材料不同，从而可以有利于在形成第二互连结构 106 的过程中作为刻蚀第一绝缘介质层 101 的刻蚀停止层，避免形成的第二互连结构 106 对当层结构 104 中的第三绝缘介质层 124 造成污染。

可以理解的是，在形成第二互连结构 106 的过程中，通常会存在热处理工艺，而在热处理工艺中，第二互连结构 106 会出现热膨胀的现象，因此会对第二互连结构 106 的周围产生应力作用，这种应力作用在第二互连结构 106 的端部最为集中，通过设置第二绝缘介质层 103 还可以缓解在形成第二互连结构 106 上产生的应力作用。

25 由于形成第二互连结构 106 的过程中存在热处理工艺，第二互连结构会出现体积膨胀的现象，通常在第二互连结构 106 的周围不会设置其他导电结构，通过形成有第二绝缘介质层 103 缓解了第二互连结构 106 对周围产生的应力作用，因此还可以缩小第二互连结构 106 与第一互连结构 105 之间的间距，进而有利于提高半导体结构的集成度。

30 本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开实施例的精神和范围。任何本领域技术人员，在不脱离本公开实施例的精神和范围内，均可作各种改动与修改，因此本公开实施例的保护范围应当以权利要求限定的范围为准。

权 利 要 求 书

1. 一种半导体结构，包括：
衬底，所述衬底上设置有第一绝缘介质层；
前层结构，所述前层结构设置在所述第一绝缘介质层中；
5 第二绝缘介质层，所述第二绝缘介质层设置在所述第一绝缘介质层上；
第三绝缘介质层，所述第三绝缘介质层设置在所述第二绝缘介质层上；
当层结构，所述当层结构设置在所述第三绝缘介质层中，包括多条彼此间隔排布的第一
导电线；
第一互连结构，所述第一互连结构穿过所述第二绝缘介质层连接部分所述第一导电线与
10 所述前层结构；
第二互连结构，所述第二互连结构穿过所述第一绝缘介质层以及所述第二绝缘介质层连
接部分所述第一导电线，所述第一互连结构以及所述第二互连结构彼此隔离。
2. 根据权利要求1所述的半导体结构，其中，所述第二互连结构还贯穿所述衬底。
3. 根据权利要求1所述的半导体结构，其中，所述第一导电线覆盖在所述第二绝缘
15 介质层的顶面，所述第一互连结构还穿过所述第一绝缘介质层与所述前层结构连接。
4. 根据权利要求1所述的半导体结构，其中，所述第一互连结构和所述第二互连结
构还穿过部分所述第三绝缘介质层分别与各所述第一导电线连接。
5. 根据权利要求1所述的半导体结构，其中，所述前层结构包括晶体管，所述晶体
管与所述第一互连结构连接。
20 6. 根据权利要求5所述的半导体结构，其中，所述前层结构还包括多个第二导电线，
各所述第二导电线设置在所述晶体管上方的所述第一绝缘介质层中，所述第一互连结构包括
连接部分所述第一导电线和部分所述第二导电线的第一互连部分和连接部分所述第二导电线
和所述晶体管的第二互连部分，所述第一互连部分穿过所述第二绝缘介质层与所述第二导电
线连接，所述第二互连部分穿过所述第一绝缘介质层与所述晶体管连接。
25 7. 根据权利要求6所述的半导体结构，其中，所述半导体结构还包括第三互连结构，部分
所述第二导电线与所述第一互连结构连接，部分所述第二导电线与所述第三互连结构连接，
与所述第三互连结构连接的所述第二导电线通过所述第三互连结构连接至与所述第二互连结
构连接的所述第一导电线。
8. 根据权利要求1所述的半导体结构，其中，所述第二互连结构包括绝缘衬垫层和导电互
30 连层，所述第一绝缘介质层与所述导电互连层之间具有所述绝缘衬垫层，所述导电互连层与

所述第二绝缘介质层直接接触。

9. 根据权利要求 1 所述的半导体结构，其中，所述第一互连结构和所述第二互连结构包含不同的金属。
10. 根据权利要求 4 所述的半导体结构，其中，所述第二互连结构在所述第二绝缘介质层中的厚度和在所述第三绝缘介质层中的厚度的比为 2: 1~5: 1。
11. 根据权利要求 1 所述的半导体结构，其中，所述第一绝缘介质层与所述第二绝缘介质层包含不同的绝缘材料。
12. 一种半导体结构的制作方法，包括：
- 提供衬底，所述衬底上设置有第一绝缘介质层；
- 10 形成前层结构，所述前层结构设置在所述第一绝缘介质层中；
- 形成第二绝缘介质层，所述第二绝缘介质层设置在所述第一绝缘介质层上；
- 形成第三绝缘介质层，所述第三绝缘介质层设置在所述第二绝缘介质层上；
- 形成当层结构，所述当层结构设置在所述第三绝缘介质层中，所述当层结构包括多条彼此间隔排布的第一导电线；
- 15 形成第一互连结构，所述第一互连结构穿过所述第二绝缘介质层以连接部分所述第一导电线与所述前层结构；
- 形成第二互连结构，所述第二互连结构穿过所述第一绝缘介质层以及所述第二绝缘介质层以连接部分所述第一导电线，所述第一互连结构以及所述第二互连结构彼此隔离。
13. 根据权利要求 12 所述的半导体结构的制作方法，其中，形成所述第一互连结构的方法包括：
- 20 在形成所述第二绝缘介质层之后，在形成所述第三绝缘介质层之前，至少刻蚀所述第二绝缘介质层，形成抵接所述前层结构的第一通孔；
- 填充所述第一通孔，形成所述第一互连结构。
14. 根据权利要求 13 所述的半导体结构的制作方法，其中，形成所述当层结构的方法包括：
- 25 在形成所述第三绝缘介质层之后，图形化所述第三绝缘介质层，在所述第三绝缘介质层中形成多条所述第一导电线，其中，部分所述第一导电线与所述第一互连结构连接。
15. 根据权利要求 12 所述的半导体结构的制作方法，其中，形成所述第二互连结构的方法包括：
- 30 在形成所述第三绝缘介质层以及所述当层结构之后，自所述衬底朝向所述第一绝缘介质层的方向刻蚀所述衬底以及所述第一绝缘介质层，以形成初始通孔，所述初始通孔暴露所述

第二绝缘介质层的表面；

形成绝缘衬垫层，所述绝缘衬垫层覆盖所述初始通孔的侧壁；

至少刻蚀所述第二绝缘介质层，直至暴露部分所述第一导电线朝向所述衬底的表面，以形成露出部分所述第一导电线的第二通孔；

- 5 填充所述第二通孔，形成导电互连层，所述导电互连层和所述绝缘衬垫层形成所述第二互连结构。