

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2021年10月14日(14.10.2021)




(10) 国際公開番号

WO 2021/205950 A1

- (51) 国際特許分類:
G01B 11/02 (2006.01) H01L 21/304 (2006.01)
G01B 11/22 (2006.01) H01L 21/66 (2006.01)
G01B 11/30 (2006.01)
- (21) 国際出願番号: PCT/JP2021/013755
- (22) 国際出願日: 2021年3月31日(31.03.2021)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2020-069746 2020年4月8日(08.04.2020) JP
- (71) 出願人: 信越半導体株式会社 (SHIN-ETSU HANDOTAI CO., LTD.) [JP/JP]; 〒1000004 東京都千代田区大手町二丁目2番1号 Tokyo (JP).
- (72) 発明者: 富井 和弥 (TOMII Kazuya); 〒9618061 福島県西白河郡西郷村大字小田倉字大平
- 150 番地 信越半導体株式会社 半導体白河研究所内 Fukushima (JP).
- (74) 代理人: 好宮 幹夫, 外 (YOSHIMIYA Mikio et al.); 〒1100005 東京都台東区上野7丁目6番11号 第一下谷ビル8F Tokyo (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, IT, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

(54) Title: METHOD FOR MEASURING FORMATION OF DIC DEFECTS IN SILICON WAFER, AND POLISHING METHOD

(54) 発明の名称: シリコンウェーハのDIC欠陥の形状測定方法及び研磨方法



(57) Abstract: The present invention is a method for measuring the formation of DIC defects in a silicon wafer, the method having: a step for detecting a DIC defect in a main surface of the silicon wafer by using a particle counter; a step for specifying the position coordinates of the detected DIC defect; and a step for measuring the shape, including at least the height or depth, of the detected DIC defect through a phase shift interference method using the specified position coordinates. There is thereby provided a method for measuring the formation of DIC defects in which the shape, including the size, of a DIC defect generated in a main surface of a silicon wafer is easily and precisely measured.

(57) 要約: 本発明は、シリコンウェーハのDIC欠陥の形状測定方法であって、パーティクルカウンターを用いて、前記シリコンウェーハの主面におけるDIC欠陥を検出する工程と、前記検出したDIC欠陥の位置座標を特定する工程と、前記特定した位置座標を用いて、位相シフト干渉法により、前記検出したDIC欠陥の少なくとも高さ又は深さを含む形状を測定する工程とを有するDIC欠陥の形状測定方法である。これにより、シリコンウェーハの主面に発生するDIC欠陥のサイズを含む形状を、容易に精度良く測定するDIC欠陥の形状測定方法を提供する。

[続葉有]

WO 2021/205950 A1

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告 (条約第21条(3))