

电压跟随串联供电电路及应用其的算力板和计算设备

技术领域

5 本发明涉及一种串联供电电路，特别涉及一种能够实现电压跟随的串联供电电路及应用其的算力板和计算设备。

背景技术

对于需要大量高速运算的计算设备，例如现在的比特币矿机，多个算力芯片串联连接在印刷电路板上，算力芯片大多采用串联供电模式。采用串联供电模式时，每级算力芯片的电源可视为上一级算力芯片的地，每级算力芯片的地可视为下一级算力芯片的电源。

15 由于每级算力芯片的电源、地的电压不同，如何为本级芯片的 IO 供电就成了比较棘手的问题。针对后面级联的算力芯片可以采用隔几级串联算力芯片取电供本级 IO 电源使用的方式。但是对于最前面几级，由于输入压降的问题，只能采用其他办法。

图 1 示出了现有的串联供电电路。如图 1 所示，现有的串联供电电路 100 包括电源端 101、电源模块 102、 n 个待供电芯片 103- n 、 m 个辅助电源模块 104- m 、升压电源模块 105 以及地端 106。其中，电源模块 102、 n 个待供电芯片 103- n 依次串联在电源端 101 以及地端 106。电源端 101 为电路提供电源电压 VCC，地端 106 为电路提供接地 GND。电源模块 102 输出电压 V_{core} 为待供电芯片 103- n 提供串联供电。 m 个辅助电源模块 104- m 为前 m 级待供电芯片的 IO 供电。辅助电源模块 104- m 可以由电源端 101 的电源电压 VCC 直接供电，也可以将电源电压 VCC 通过升压电源模块 105 升压后向辅助电源模块 104- m 供电。

25 图 1 所示的串联供电电路 100，虽然能够为待供电芯片提供串联供电，但是，存在如下不足：（1）由电源电压 VCC 直接向辅助电源模块供电时，当电源电压 VCC 与 V_{core} 的电压差较小时，辅助电源模块不能正常工作；（2）当通过升压电源模块升压后向辅助电源模块供电时，由于变频的需求需要对 V_{core} 进行调整，当 V_{core} 下降时，升压电源模块输出的电压与 V_{core} 的电压差变大，有可能超过待供电芯片的正常工作电压，使其不能正常工作；（3）

30

无论是由电源电压 VCC 直接向辅助电源模块供电，还是通过升压电源模块升压后向辅助电源模块供电，当 Vcore 不存在时，电源电压 VCC 或升压电源模块直接给待供电芯片的 IO 端供电，将会导致待供电芯片被烧毁。

5 发明公开

为了解决上述问题，本发明提供一种能够实现电压跟随的串联供电电路，不仅可以避免待供电芯片超过正常工作电压甚至被烧毁，还可以减少供电电流，优化电源转换效率，降低功耗。

为了实现上述目的，本发明提供了一种电压跟随串联供电电路，包括：

10 一电源端以及一地端；

一电源模块，包括一输入端以及一输出端，所述输入端连接至所述电源端，所述输出端用于向两个或两个以上待供电芯片提供电源；

所述电源模块以及所述待供电芯片串联连接在所述电源端和所述地端之间；

15 至少一辅助电源模块，用于向所述待供电芯片提供辅助电源；

其中，所述电源端与所述辅助电源模块之间还连接有电压跟随模块，所述电压跟随模块用于调整所述辅助电源的电压。

上述的电压跟随串联供电电路，其中，所述电压跟随模块根据所述电源模块的所述输出端的电压调整所述辅助电源的电压。

20 上述的电压跟随串联供电电路，其中，所述电源模块的所述输出端的电压用于向所述电压跟随模块提供参考电压。

上述的电压跟随串联供电电路，其中，所述电压跟随模块包括电源输入端、地输入端、电源输出端、比较放大单元、取样单元、参考电压生成单元以及开关单元。

25 上述的电压跟随串联供电电路，其中，所述电源输入端连接至所述电源端，所述地输入端连接至所述电源模块的所述输出端，所述电源输出端连接至所述辅助电源模块。

上述的电压跟随串联供电电路，其中，所述开关单元连接所述电源输入端以及所述电源输出端，所述比较放大单元控制所述开关单元的开启或关闭。

30 上述的电压跟随串联供电电路，其中，所述取样单元包括串联连接的第一

电阻以及第二电阻；所述第一电阻的第一端连接至所述电源输出端，第二端连接至所述第二电阻的第一端；所述第二电阻的第二端连接至所述地输入端；所述第一电阻的第二端以及所述第二电阻的第一端连接至所述比较放大单元的正输入端。

- 5 上述的电压跟随串联供电电路，其中，所述参考电压生成单元连接所述电源输入端以及所述地输入端，并向所述比较放大单元的负输入端提供参考电压。

 上述的电压跟随串联供电电路，其中，所述开关单元包括开关晶体管。

- 上述的电压跟随串联供电电路，其中，所述开关晶体管为 PMOS 开关晶体
10 管。

 上述的电压跟随串联供电电路，其中，所述电压跟随模块包括标准 LDO 芯片。

 上述的电压跟随串联供电电路，其中，进一步包括升压电源模块，连接在所述电源端和所述电压跟随模块之间。

- 15 为了实现上述目的，本发明还提供一种用于计算设备中的算力板，其中，所述算力板采用上述任意一种所述电压跟随串联供电电路提供电源。

- 为了实现上述目的，本发明还提供一种计算设备，包括电源板、控制板、连接板、散热器以及多个算力板，所述控制板通过所述连接板与所述算力板连接，所述散热器设置在所述算力板的周围，所述电源板用于向所述连接板、所述控制板、所述散热器以及所述算力板提供电源，其中，所述算力板为上述任
20 意一种所述算力板。

 上述的计算设备，可以用于挖掘虚拟数字货币的运算。

- 采用本发明的电压跟随串联供电电路，可以实现避免待供电芯片超过正常工作电压甚至被烧毁的可能，还可以减少供电电流，优化电源转换效率，降低
25 功耗。

 以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图简要说明

- 30 图 1 为现有串联供电电路示意图；

图 2 为本发明电压跟随串联供电电路示意图；
图 3 为本发明电压跟随模块电路结构示意图；
图 4 为本发明算力板结构示意图；
图 5 为本发明计算设备结构示意图。

- 5 其中，附图标记：
- | | |
|---------------------|----------------------|
| 100：串联供电电路 | |
| 101：电源端 | 102：电源模块 |
| 103-1...103-n：待供电芯片 | 104-1...104-m：辅助电源模块 |
| 105：升压电源模块 | 106：地端 |
| 10 200：电压跟随串联供电电路 | |
| 201：电源端 | 202：电源模块 |
| 203-1...203-n：待供电芯片 | 204-1...204-m：辅助电源模块 |
| 205：升压电源模块 | 206：地端 |
| 207：电压跟随模块 | 301：电源输入端 |
| 15 302：开关单元 | 303：比较放大单元 |
| 304：参考电压生成单元 | 305：地输入端 |
| 306：取样单元 | 307：电源输出端 |
| 400：算力板 | 500：计算设备 |
| 501：连接板 | 502：控制板 |
| 20 503：散热器 | 504：电源板 |
| Vref：参考电压 | Ra, Rb：电阻 |

实现本发明的最佳方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：

25 在说明书及后续的权利要求当中使用了某些词汇来指称特定组件。所属领域中具有通常知识者应可理解，制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在整个说明书中，相同的附图标记表示相同的元件。

30 在通篇说明书及后续的权利要求当中所提及的“包括”和“包含”为一开

放式的用语，故应解释成“包含但不限于”。以外，“连接”一词在此为包含任何直接及间接的电性连接手段。间接的电性连接手段包括通过其它装置进行连接。

图 2 为本发明电压跟随串联供电电路示意图。如图 2 所示，电压跟随串联供电电路 200 包括：一电源端 201、一地端 206，其中电源端 201 连接至系统电源 VCC，地端 206 连接至系统地 GND。一电源模块 202，包括输入端和输出端，输入端连接至电源端 201，输出端向待供电芯片提供电源 Vcore。其中，待供电芯片 203-1...203-n 为多个，例如是 n 个，n 为大于 1 的正整数。待供电芯片 203-1...203-n 串联连接在一起，其中第一级待供电芯片 203-1 的电源连接至电源模块 202 的输出端，第一级待供电芯片 203-1 的地端连接至下一级待供电芯片 203-2 的电源，以此类推。每级待供电芯片的电源都是上一级待供电芯片的地，每级待供电芯片的地都是下一级待供电芯片的电源。最后一级待供电芯片 203-n 的地连接至地端 206。需要说明的是，本发明中，待供电芯片 203-1...203-n 既可以是单一进行数据处理的芯片，也可以是多个进行数据处理芯片并联在一起形成的芯片组，本发明并不以此为限。

电压跟随待串联供电电路 200 还包括多个辅助电源模块 204-1...204-m，例如是 m 个，其中 $1 \leq m \leq n$ ，m 为正整数。辅助电源模块 204-1...204-m 为前 m 级待供电芯片 203-1...203-m 的 IO 端口供电。

通常情况下，例如，待供电芯片 203-1...203-n 的工作电压可以为 0.4V，辅助电源模块 204-1...204-m 的工作电压为 1.8V。当电源模块 202 的输出端电压为 Vcore 时，待供电芯片 203-1 的电源电压为 Vcore，地电压为 Vcore-0.4；第 m 级待供电芯片的电源电压为 Vcore-0.4*(m-1)，地电压为 Vcore-0.4*m。

为保证辅助电源模块 204-1...204-m 正常工作，辅助电源模块 204-1...204-m 的电源电压应至少为待供电芯片 203-1...203-m 的地电压加上辅助电源模块的工作电压 1.8V，即 Vcore-0.4+1.8...Vcore-0.4*m+1.8。

考虑到各级待供电芯片内阻的不同以及为确保辅助电源模块正常工作，一般会将系统电源 VCC 升压后向辅助电源模块供电。以 Vcore=10V，m=5 为例，通常将系统电源 VCC 通过升压电源模块 205 升高至 14V 向辅助电源模块供电。此时，第 m 级辅助电源模块 204-m 两端的电压为 $14 - (10 - 0.4 * 5) = 6V$ ，减去辅助电源模块 204-m 的工作电压 1.8V，辅助电源模块 204-m 两端的电压仍比

其正常工作需要的电压多 $6-1.8=4.2\text{V}$ 。

当对待供电芯片进行调频时，需要调整电源模块 202 输出端的电压，例如将 V_{core} 的电压调整至 8V ，则此时，第 m 级辅助电源模块 204- m 两端的电压为 $14-(8-0.4*5)=8\text{V}$ ，减去辅助电源模块 204- m 的工作电压 1.8V ，辅助电源模块 204- m 两端的电压比其正常工作需要的电压将增加至 $8-1.8=6.2\text{V}$ 。此时，将可能超过辅助电源模块 204- m 甚至待供电芯片 203- m 的安全工作电压，导致芯片被烧毁。

基于上述原因，本发明的电压跟随待串联供电电路 200 在升压电源模块 205 与辅助电源模块 204-1...204- m 之间增加一电压跟随模块 207。

图 3 是本发明电压跟随模块电路结构示意图。如图 3 所示，结合图 2，电压跟随模块 207 包括电源输入端 301、开关单元 302、比较放大单元 303、参考电压生成单元 304、地输入端 305、取样单元 306 以及电源输出端 307。电源输入端 301 连接至电压跟随串联供电电路 200 的电源端 201，或连接至升压电源模块 205 的输出端。地输入端 305 连接至电源模块 202 的输入端，实现电源输出端 307 的电压跟随电源模块 202 输出端的电压 V_{core} 发生变化，电源输出端 307 的电压与 V_{core} 的电压保持恒定的差值，从而保证辅助电源模块 204-1...204- m 两端的电压始终处于安全工作电压范围内。

其中，开关单元 302 连接在电源输入端 301 及电源输出端 307 之间，开关单元的开启或关闭受到比较放大单元 303 输出端的控制。开关单元 302 可以是 PMOS 晶体管，其中 PMOS 晶体管的源极连接至电源输入端 301，漏极连接至电源输出端 307，栅极连接至比较放大单元 303 的输出端。

比较放大单元 303 可以是运算放大器，其电源连接至电源输入端 301，地连接至地输入端 305。根据辅助电源模块 204-1...204- m 和/或待供电芯片 203-1...203- n 的安全工作电压，设定参考电压生成单元 304 所生成参考电压 V_{ref} 的电压值，参考电压生成单元 304 生成的参考电压 V_{ref} 作为比较放大单元 303 的负输入端。

取样单元 306 连接在电源输出端 307 与地输入端 305 之间，取样单元 306 可以是串联连接的两个电阻 R_a 、 R_b 。电阻 R_a 的一端连接至电源输出端 307，另一端连接至电阻 R_b 一端，电阻 R_b 的另一端连接至地输入端 305。电阻 R_a 的另一端以及电阻 R_b 的一端连接至比较放大单元 303 的正输入端。

假设电源输出端 307 的输出电压为 V_{out} ，则比较放大单元 303 的正输入端电压为 $(V_{out}-V_{core}) * R_b / (R_a+R_b)$ ，当 $(V_{out}-V_{core}) * R_b / (R_a+R_b) < V_{ref}$ 时，比较放大单元 303 的输出为“0”，此时，开关单元 302 开启，电源输入端 301 和电源输出端 307 之间导通，电源输出端 307 向负载电容充电，电源输出端 307 的输出电压 V_{out} 升高。当电源输出端 307 的电压升高至 $(V_{out}-V_{core}) * R_b / (R_a+R_b) > V_{ref}$ 时，比较放大单元 303 的输出为“1”，开关单元 302 关闭，电源输出端 307 的负载电容进行放电，使电源输出端 307 的电压降低。从而，可以使 $(V_{out}-V_{core}) * R_b / (R_a+R_b) = V_{ref}$ ，即 $V_{out} = V_{core} + V_{ref} * (1 + R_a/R_b)$ 。也就是说，电压跟随模块 207 的电源输出端 307 的电压会随着电源模块 202 输出端的电压 V_{core} 发生变化。从而保证辅助电源模块 204-1...204-m 以及待供电芯片 203-1...203-m 始终工作在安全电压范围内。

本发明的电压跟随模块可以采用如图 3 所示的电压跟随模块电路结构进行单独封装，也可以跟其他电路封装在一起。

本发明还提供一种算力板，图 4 为本发明算力板示意图。如图 4 所示，每一个算力板 400 上包括一个或多个电压跟随串联供电电路 200，对矿池下发的

工作数据进行哈希运算。

本发明还提供一种计算设备，所述计算设备优选用于挖掘虚拟数字货币的运算，当然所述计算设备也可以用于其他任何海量运算，图 5 为本发明计算设备示意图。如图 5 所示，每一个计算设备 500 包括连接板 501、控制板 502、散热器 503、电源板 504，以及一个或多个算力板 400。控制板 502 通过连接板 501 与算力板 400 连接，散热器 503 设置在算力板 400 的周围。电源板 504 用于向所述连接板 501、控制板 502、散热器 503 以及算力板 400 提供电源。

需要说明的是，在本发明的描述中，术语“横向”、“纵向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，并不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的

人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节和这里示出与描述的图例。

- 换言之，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，
- 5 但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

工业应用性

采用本发明的电压跟随串联供电电路及应用其的算力板和计算设备，具有以下有益效果：

- 10 可以实现避免待供电芯片超过正常工作电压甚至被烧毁的可能，还可以减少供电电流，优化电源转换效率，降低功耗。