861218-0

世界知的所有権機関
国際事務局

PCT

特許協力条約に基づいて公開された国際出願

(51) 国際特許分類6		(11) 国際公開番号	WO96/17449
H04B 14/04, G11B 20/18	A1	(43) 国際公開日	1996年6月6日(06.06.96)

(21) 国際出願番号 PCT/JP95/02457
(22) 国際出願日 1995年12月1日(01.12.95)

(30) 優先権データ
特願平6/299814 1994年12月2日(02.12.94) JP
特願平7/59225 1995年3月17日(17.03.95) JP

(71) 出願人（米国を除くすべての指定国について）
ソニー株式会社(SONY CORPORATION)[JP/JP]
〒141 東京都品川区北品川6丁目7番35号 Tokyo, (JP)
(72) 発明者；および
(75) 発明者／出願人（米国についてのみ）
小倉康弘(OGURA, Yasuhiro)[JP/JP]
〒141 東京都品川区北品川6丁目7番35号
ソニー株式会社内 Tokyo, (JP)
(74) 代理人
弁理士 松隈秀盛(MATSUKUMA, Hidemori)
〒160 東京都新宿区西新宿1丁目8番1号 新宿ビル Tokyo, (JP)

(81) 指定国
CN, JP, KR, SG, US, 欧州特許(AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).


添付公開書類 国際調査報告書

(54) Title : METHOD AND DEVICE FOR PERFORMING INTERPOLATION OF DIGITAL SIGNAL, AND DEVICE AND METHOD FOR RECORDING AND/OR REPRODUCING DATA ON AND/OR FROM RECORDING MEDIUM

(54) 発明の名称 デジタル信号の補間方法並びにその装置、及び記録媒体の記録及び／又は再生装置並びにその方法

(57) Abstract

Input data signals inputted to a data input terminal (1) are supplied to an FIR digital filter (4) having a low-pass characteristic through a memory (2). The memory (2) is controlled by a control circuit (6), and the data immediately before and after the data which include an error are supplied to the filter (4). The filter (4) extracts values A and B, an interpolating data generating circuit (7) carries out arithmetic operation of the values A, B, by a prescribed value Y0 and a resultant value is taken out. The data before and after the data including the error are supplied to the filter (4), and a value A0 is taken out. To the value A0 is added values Bn obtained by supplying all the interpolation data which the data including the error take on. The sums of the value A0 and the values Bn are compared with the value Y0. Interpolatin data are generated from the Bn at which the sum is the closest to the value Y0. Data after interpolation by a data selector are taken out from a data output terminal (8). Therefore, interpolation of digital signals can be performed with a small number of arbitrary bits.



1 ... data input
3 ... data selector
5 ... error detecting signal input
8 ... data output
76 ... adder

（５７）要約

データ入力端子１からの入力データ信号がメモリ２を通じてＦＩＲ型のローパス特性のデジタルフィルター４に供給される。このメモリ２が制御回路６によって制御され、エラーを起こしたデータの直前及び直後のデータがデジタルフィルター４に供給されて値Ａ及びＢが取り出され、この値Ａ及びＢが補間データ生成回路７で演算されて所定の値Ｙ０が取り出される。またエラーを起こしたデータの前後のデータがデジタルフィルター４に供給されて値Ａ０が取り出され、この値Ａ０にエラー部分の取り得る全ての補間データをデジタルフィルター４の任意の位置に供給して予め計算された値Ｂｎが加算され、この加算値と値Ｙ０と比較される。そしてこれらが最も近くなる値Ｂｎによって補間データが形成され、データセレクタ３で補間処理されたデータがデータ出力端子８に取り出される。

これによれば、任意の少数ビットでデジタル化されデジタル信号の補間を行うことができる。

情報としての用途のみ
ＰＣＴに基づいて公開される国際出願をパンフレット第一頁にＰＣＴ加盟国を同定するために使用されるコード

AL	アルバニア	DK	デンマーク	LK	スリランカ	PT	ポルトガル
AM	アルメニア	EE	エストニア	LR	リベリア	RO	ルーマニア
AT	オーストリア	ES	スペイン	LS	レソト	RU	ロシア連邦
AU	オーストラリア	FI	フィンランド	LT	リトアニア	SD	スーダン
AZ	アゼルバイジャン	FR	フランス	LU	ルクセンブルグ	SE	スウェーデン
BB	バルバドス	GA	ガボン	LV	ラトヴィア	SG	シンガポール
BE	ベルギー	GB	英国	MC	モナコ	SI	スロヴェニア
BF	ブルギナ・ファソ	GE	グルジア	MD	モルドバ	SK	スロヴァキア共和国
BG	ブルガリア	GN	ギニア	MG	マダガスカル	SN	セネガル
BJ	ベナン	GR	ギリシャ	MK	マケドニア旧ユーゴスラヴィア共和国	SZ	スワジランド
BR	ブラジル	HU	ハンガリー			TD	チャード
BY	ベラルーシ	IE	アイルランド	ML	マリ	TG	トーゴ
CA	カナダ	IL	イスラエル	MN	モンゴル	TJ	タジキスタン
CF	中央アフリカ共和国	IT	イタリー	MR	モーリタニア	TM	トルクメニスタン
CG	コンゴー	JP	日本	MW	マラウイ	TR	トルコ
CH	スイス	KE	ケニア	MX	メキシコ	TT	トリニダード・トバゴ
CI	コート・ジボアール	KG	キルギスタン	NE	ニジェール	UA	ウクライナ
CM	カメルーン	KP	朝鮮民主主義人民共和国	NL	オランダ	UG	ウガンダ
CN	中国	KR	大韓民国	NO	ノルウェー	US	米国
CZ	チェッコ共和国	KZ	カザフスタン	NZ	ニュージーランド	UZ	ウズベキスタン共和国
DE	ドイツ	LI	リヒテンシュタイン	PL	ポーランド	VN	ヴィエトナム