

明細書

発明の名称

半導体装置、記憶装置

技術分野

[0001]

本発明の一態様は、トランジスタ、半導体装置、記憶装置、及び電子機器に関する。または、本発明の一態様は、トランジスタの作製方法、及び半導体装置の作製方法に関する。または、本発明の一態様は、半導体ウエハ、およびモジュールに関する。

[0002]

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、および発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、および電子機器などは、半導体装置を有すると言える場合がある。

[0003]

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。また、本発明の一態様は、プロセス、マシン、マニファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。

背景技術

[0004]

1つのキャパシタと1つのトランジスタ（セルトランジスタともいう）から構成される、DRAM（Dynamic Random Access Memory）は、代表的なメモリ装置として広く用いられている。

[0005]

メモリ装置の高集積化に伴い、メモリの占有面積の縮小が求められている。しかし、Siトランジスタを用いたメモリ装置の微細化は、技術面およびコスト面において困難になりつつある。

[0006]

近年、半導体装置の配線を形成するBEOL（Back end of line）工程中にトランジスタを形成できる半導体材料として、酸化物半導体が注目を集めている。従来のSiトランジスタ（チャネル形成領域にシリコンを有するトランジスタ）の上方に直接OSトランジスタ（チャネル形成領域に金属酸化物を有するトランジスタ）を形成する技術（BEOL-Tr技術とも呼ばれる）は、デザインルールを維持したままで3D機能回路を構築することが可能となる。したがって、高機能なメモリ装置を低消費電力、低コストで実現できる技術として期待されている。

[0007]

さらに、OSトランジスタを縦型とすることができれば、デザインルールを $6F^2$ （Fは最小加工寸法）から $4F^2$ へと最小化することが可能となる。例えば、特許文献1には、酸化物半導体の側面が、ゲート絶縁層を介してワード線に覆われている縦型のトランジスタが開示されている。

[先行技術文献]

[特許文献]

[0008]

[特許文献1] 特開2021-108331号公報

発明の概要

発明が解決しようとする課題

[0009]

本発明の一態様は、微細化または高集積化が可能なトランジスタを提供することを課題の一つとする。または、良好な電気特性を有するトランジスタを提供することを課題の一つとする。または、電気特性のばらつきが少ないトランジスタを提供することを課題の一つとする。または、オン電流が大きいトランジスタを提供することを課題の一つとする。または、信頼性が良好なトランジスタを提供することを課題の一つとする。または、新規なトランジスタを提供することを課題の一つとする。または、当該トランジスタを有する半導体装置を提供することを課題の一つとする。または、低消費電力の半導体装置を提供することを課題の一つとする。

[0010]

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

課題を解決するための手段

[0011]

本発明の一態様は、第1の導電体と、第1の導電体上の金属酸化物と、金属酸化物上の第2の導電体と、第1の絶縁体と、第1の絶縁体上の第2の絶縁体と、第2の絶縁体上の第3の導電体と、を有するトランジスタである。第1の導電体は、金属酸化物と重畳する領域を有する。金属酸化物は、第1の開口を有する。第2の導電体は、第2の開口を有する。第1の開口と、第2の開口と、は重なる。第1の絶縁体は、第1の開口、及び第2の開口それぞれの内側に配置される。第2の絶縁体は、第1の絶縁体の凹部に配置される。第3の導電体は、第2の絶縁体の凹部に配置される。

[0012]

上記トランジスタにおいて、金属酸化物、および第2の導電体は、中空円筒形状を有することが好ましい。

[0013]

また、上記トランジスタの上面視において、第1の導電体の中心は、金属酸化物の有する中空円筒形状の中心と一致しないことが好ましい。

[0014]

また、上記トランジスタの断面視において、第1の開口側の側面、および第2の開口側の側面は、テーパ形状を有することが好ましい。

[0015]

また、上記トランジスタにおいて、第2の絶縁体の最上部は、第1の絶縁体の最上部と高さが一致または概略一致することが好ましい。

[0016]

また、上記トランジスタにおいて、第1の絶縁体は、第2の絶縁体より膜厚が薄い領域を有することが好ましい。

[0017]

本発明の他の一態様は、上記トランジスタと、容量素子と、を有する記憶装置である。トランジスタは、容量素子の上方に設けられている。

[0018]

本発明の他の一態様は、第1の絶縁体と、第1の絶縁体に埋め込まれるように配置された第1の導電体と、第1の導電体上の金属酸化物と、金属酸化物上の第2の導電体と、第2の導電体上の第3の導電体と、第2の絶縁体と、第2の絶縁体上の第3の絶縁体と、第3の絶縁体上の第4の導電体と、第4の導電体上の第5の導電体と、を有する半導体装置である。第1の導電体は、金属酸化物と重畳する領域を有する。金属酸化物は、第1の開口を有する。第2の導電体は、第2の開口を有する。第1の開口と、第2の開口と、は重なる。第2の絶縁体は、第1の開口、及び第2の開口それぞれの内側に配置される。第3の絶縁体は、第2の絶縁体の凹部に配置される。第4の導電体は、第3の絶縁体の凹部に配置される。第3の導電体は、第2の導電体の上面の少なくとも一部に接して配置される。第5の導電体は、第4の導電体の上面に接して配置される。半導体装置の上面視において、第3の導電体と、第5の導電体とは重畳しない。

[0019]

上記半導体装置において、第2の絶縁体および第3の絶縁体と、第5の導電体との間に、第4の絶縁体を有し、第4の絶縁体は、第5の導電体の下面と接する領域を有し、第3の導電体の上面は、第4の絶縁体の下面と上面との間に位置する、ことが好ましい。

[0020]

上記半導体装置において、金属酸化物、および第2の導電体は、中空円筒形状を有することが好ましい。

[0021]

また、上記半導体装置の上面視において、第1の導電体の中心は、金属酸化物の有する中空円筒形状の中心と一致しないことが好ましい。

[0022]

また、上記半導体装置の断面視において、第1の開口側の側面、および第2の開口側の側面は、テーパ形状を有することが好ましい。

[0023]

また、上記半導体装置において、第3の絶縁体の最上部は、第2の絶縁体の最上部と高さが一致または概略一致することが好ましい。

[0024]

また、上記半導体装置において、第2の絶縁体は、第3の絶縁体より膜厚が薄い領域を有することが好ましい。

[0025]

また、上記半導体装置において、第5の導電体が延在する方向は、第3の導電体が延在する方向と直交する方向であることが好ましい。

[0026]

本発明の他の一態様は、上記の半導体装置と、容量素子と、を有する記憶装置である。半導体装置は、容量素子の上方に設けられている。

発明の効果

[0027]

本発明の一態様により、微細化または高集積化が可能なトランジスタを提供できる。または、良好な電気特性を有するトランジスタを提供できる。または、電気特性のばらつきが少ないトランジスタを提供できる。または、オン電流が大きいトランジスタを提供できる。または、信頼性が良好なトランジスタを提供できる。または、新規なトランジスタを提供できる。または、当該トランジスタを有する半導体装置を提供できる。または、低消費電力の半導体装置を提供できる。

[0028]

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

図面の簡単な説明

[0029]

図1Aは、半導体装置の構成例を示す上面概略図である。図1B及び図1Cは、トランジスタの構成例を示す断面斜視図である。

図2A及び図2Bは、トランジスタの構成例を示す断面斜視図である。

図3A乃至図3Eは、半導体装置の構成例を示す上面概略図である。

図4A乃至図4Cは、トランジスタの構成例を示す断面斜視図である。

図5A及び図5Dは、半導体装置の構成例を示す上面図である。図5B、図5C、及び図5Eは、半導体装置の構成例を示す断面図である。

図6A乃至図6Cは、半導体装置の構成例を示す断面図である。

図7A及び図7Bは、半導体装置の構成例を示す断面図である。

図8A及び図8Cは、半導体装置の作製方法例を示す上面図である。図8B及び図8Dは、半導体装置の作製方法例を示す断面図である。

図9A及び図9Cは、半導体装置の作製方法例を示す上面図である。図9B及び図9Dは、半導体装置の作製方法例を示す断面図である。

図10A及び図10Cは、半導体装置の作製方法例を示す上面図である。図10B及び図10Dは、半導体装置の作製方法例を示す断面図である。

図11A及び図11Cは、半導体装置の作製方法例を示す上面図である。図11B及び図11Dは、半導体装置の作製方法例を示す断面図である。

図12Aは、半導体装置の作製方法例を示す上面図である。図12B1及び図12B2は、半導体装置の作製方法例を示す断面図である。

図13A及び図13Cは、半導体装置の作製方法例を示す上面図である。図13B及び図13Dは、半導体装置の作製方法例を示す断面図である。

図14A及び図14Cは、半導体装置の作製方法例を示す上面図である。図14B及び図14Dは、半導体装置の作製方法例を示す断面図である。

図15A及び図15Cは、半導体装置の作製方法例を示す上面図である。図15B及び図15Dは、半導体装置の作製方法例を示す断面図である。

図16Aは、半導体装置の作製方法例を示す上面図である。図16Bは、半導体装置の作製方法例を示す断面図である。

図17Aは、記憶装置の構成例を示す断面図である。図17B乃至図17Dは、容量素子の構成例

を示す断面図である。

図18A乃至図18Eは、容量素子の構成例を示す断面図である。

図19Aは、記憶装置の構成例を示すブロック図である。図19Bは、記憶装置の構成例を示す斜視図である。

図20Aは、メモリセルの構成例を示す回路図である。図20B及び図20Cは、記憶装置の構成例を示す斜視図である。

図21は、記憶装置の構成例を示す断面図である。

図22Aは、半導体装置の構成例を示す回路図である。図22Bは、半導体装置の構成例を示す斜視図である。

図23A乃至図23Eは、記憶装置の一例を説明するための図である。

図24A乃至図24Gは、電子機器の一例を説明するための図である。

図25は記憶装置の構成例を示す断面図である。

発明を実施するための形態

[0030]

以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

[0031]

また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお、図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層、レジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするため、図面に反映しないことがある。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチングパターンを同じくし、特に符号を付さない場合がある。

[0032]

また、特に上面図（「平面図」ともいう）、斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。

[0033]

また、本明細書等において、第1、第2等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第1の」を「第2の」または「第3の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。

[0034]

また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士的位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士的位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、

状況に応じて適切に言い換えることができる。

[0035]

例えば、本明細書等において、XとYとが接続されている、と明示的に記載されている場合は、XとYとが電氣的に接続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直接的に接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。ここで、X、Yは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

[0036]

また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャンネルが形成される領域（以下、チャンネル形成領域ともいう）を有しており、チャンネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャンネル形成領域とは、電流が主として流れる領域をいう。

[0037]

また、ソース又はドレインの機能は、異なる極性のトランジスタを採用する場合、または回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソース又はドレインの用語は、入れ替えて用いることができる場合がある。

[0038]

半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が0.1原子%未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体の欠陥準位密度が高くなる、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第1族元素、第2族元素、第13族元素、第14族元素、第15族元素、酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。なお、水も不純物として機能する場合がある。また、例えば不純物の混入によって、酸化物半導体に酸素欠損（ V_{O} : oxygen vacancyともいう）が形成される場合がある。

[0039]

なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものである。また、酸化窒化アルミニウムとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多いものである。また、酸化窒化ハフニウムとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化ハフニウムとは、その組成として、酸素よりも窒素の含有量が多いものである。

[0040]

また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。

[0041]

また、本明細書等において、「平行」とは、二つの直線が -10 度以上 10 度以下の角度で配置されている状態をいう。したがって、 -5 度以上 5 度以下の場合も含まれる。また、「概略平行」とは、二つの直線が -30 度以上 30 度以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が 80 度以上 100 度以下の角度で配置されている状態をいう。したがって、 85 度以上 95 度以下の場合も含まれる。また、「概略垂直」とは、二つの直線が 60 度以上 120 度以下の角度で配置されている状態をいう。

[0042]

本明細書等において、金属酸化物 (metal oxide) とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体 (透明酸化物導電体を含む)、酸化物半導体 (Oxide Semiconductor または単に OS ともいう) などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、OS トランジスタと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。

[0043]

また、本明細書等において、ノーマリーオフとは、ゲートに電位を印加しない、またはゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅 $1\ \mu\text{m}$ あたりのドレイン電流が、室温において $1 \times 10^{-20}\text{ A}$ 以下、 85°C において $1 \times 10^{-18}\text{ A}$ 以下、または 125°C において $1 \times 10^{-16}\text{ A}$ 以下であることをいう。

[0044]

また、本明細書等において、「電圧」と「電位」は、適宜言い換えることができる。「電圧」は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位 (接地電位) とすると、「電圧」を「電位」に言い換えることができる。なお、グラウンド電位は必ずしも 0 V を意味するとは限らない。また、電位は相対的なものであり、基準となる電位が変わることによって、配線に与えられる電位、回路などに印加される電位、回路などから出力される電位なども変化する。

[0045]

本明細書等において、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に “_1”、“[n]”、“[m, n]” 等の識別用の符号を付記して記載する場合がある。

[0046]

なお、本明細書等において、「高さが一致または概略一致」とは、断面視において、基準となる面 (例えば、基板表面などの平坦な面) からの高さが等しい構成を示す。例えば、半導体装置の製造プロセスにおいて、平坦化処理 (代表的には CMP 処理) を行うことで、単層または複数の層の表面を露出する場合がある。この場合、平坦化処理の被処理面は、基準となる面からの高さが等しい構成となる。ただし、平坦化処理の際の処理装置、処理方法、または被処理面の材料によって、複数の層の高さが異なる場合がある。本明細書等においては、この場合も「高さが一致または概略一致」として扱う。例えば、基準面に対して、高さが異なる 2 つの層 (ここでは第 1 の層と、第 2 の層とする) を有する場合であって、第 1 の層の上面の高さと、第 2 の層の上面の高さとの差が、 20 nm 以下である場合も、「高さが一致または概略一致」という。

[0047]

なお、本明細書等において、「端部が一致または概略一致」とは、上面視において、積層した層と層との間で少なくとも輪郭の一部が重なることをいう。例えば、半導体装置の作製プロセスにおいて、上層と下層とが、同一のマスクパターン、または一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重ならず、上層の輪郭が下層の輪郭より内側に位置すること、または、上層の輪郭が下層の輪郭より外側に位置することもあり、この場合も「端部が一致または概略一致」という。

[0048]

(実施の形態1)

本実施の形態では、図1A乃至図4Cを用いて、本発明の一態様の半導体装置の構成例、および本発明の一態様の半導体装置が有するトランジスタの構成例について説明する。

[0049]

<半導体装置の構成例>

図1Aを用いて、複数のトランジスタを有する半導体装置の構成を説明する。図1Aは、複数のトランジスタ20を有する半導体装置の上面図である。なお、図1Aの上面図では、図の明瞭化のために一部の要素を省いている。

[0050]

なお、図面において、X方向、Y方向、およびZ方向を示す矢印を付す場合がある。なお、本明細書等において、「X方向」とはX軸に沿う方向であり、順方向と逆方向を区別しない場合がある。「Y方向」および「Z方向」についても同様である。また、X方向、Y方向、およびZ方向は、それぞれが互いに交差する方向である。より具体的には、X方向、Y方向、およびZ方向は、それぞれが互いに直交する方向である。本明細書などでは、X方向、Y方向、またはZ方向の1つを「第1方向」または「第1の方向」と呼ぶ場合がある。また、他の1つを「第2方向」または「第2の方向」と呼ぶ場合がある。また、残りの1つを「第3方向」または「第3の方向」と呼ぶ場合がある。

[0051]

本発明の一態様の半導体装置は、複数のトランジスタ20を有する。図1Aでは、半導体装置がm行n列（m、およびnは各々独立に2以上の整数である）のマトリクス状に配置された複数のトランジスタ20を有する例を示している。

[0052]

なお、行と列は互いに直交する方向に延在する。本実施の形態では、X方向を「行」とし、Y方向を「列」とする。なお、X方向を「列」とし、Y方向を「行」としてもよい。

[0053]

図1Aでは、1行1列目のトランジスタ20をトランジスタ20[1, 1]と示し、m行1列目のトランジスタ20をトランジスタ20[m, 1]と示し、1行n列目のトランジスタ20をトランジスタ20[1, n]と示し、m行n列目のトランジスタ20をトランジスタ20[m, n]と示している。

[0054]

また、本実施の形態などでは、任意の行を示す場合にi行と記す場合がある。また、任意の列を示す場合にj列と記す場合がある。よって、iは1以上m以下の整数であり、jは1以上n以下の

整数である。また、本実施の形態などでは、 i 行 j 列目のトランジスタ 20 をトランジスタ 20 $[i, j]$ と示している。なお、本実施の形態などにおいて、「 $i + \alpha$ 」(α は正または負の整数である) と示す場合は、「 $i + \alpha$ 」は 1 を下回らず、 m を超えない。同様に、「 $j + \alpha$ 」と示す場合は、「 $j + \alpha$ 」は 1 を下回らず、 n を超えない。

[0055]

また、本発明の一態様の半導体装置は、行方向に延在する m 個の導電体 62 と、列方向に延在する n 個の導電体 46 と、を有する。本実施の形態などでは、1 本目 (1 行目) の導電体 62 を導電体 62 $[1]$ と示し、 m 本目 (m 行目) の導電体 62 を導電体 62 $[m]$ と示す。同様に、1 本目 (1 列目) の導電体 46 を導電体 46 $[1]$ と示し、 n 本目 (n 列目) の導電体 46 を導電体 46 $[n]$ と示す。

[0056]

トランジスタ 20 $[i, j]$ は、 i 行目の導電体 62 (導電体 62 $[i]$) および j 列目の導電体 46 (導電体 46 $[j]$) が交差する領域の下方に位置する。また、トランジスタ 20 $[i, j]$ は、導電体 62 $[i]$ 及び導電体 46 $[j]$ に電気的に接続される。また、トランジスタ 20 $[i, j]$ は、チャンネルが形成される酸化物 30 $[i, j]$ を有する。

[0057]

以降で表記する導電体 62 は、導電体 62 $[1]$ 乃至導電体 62 $[m]$ のいずれか一または複数を指す。同様に、以降で表記する導電体 46 は、導電体 46 $[1]$ 乃至導電体 46 $[n]$ のいずれか一または複数を指す。同様に、以降で表記するトランジスタ 20 は、トランジスタ 20 $[1, 1]$ 乃至トランジスタ 20 $[m, n]$ のいずれか一または複数を指す。

[0058]

図 1 A では、トランジスタ 20 の上方に導電体 46 が設けられ、導電体 46 の上方に導電体 62 が設けられている。また、導電体 62 は行方向に延在し、導電体 46 は列方向に延在するため、導電体 62 と導電体 46 は直交する。導電体 62 及び導電体 46 は、配線として機能する。

[0059]

< トランジスタ 20 >

図 1 B を用いて、本発明の一態様の半導体装置が有するトランジスタ 20 の構成例を説明する。図 1 B は、図 1 A に L1-L2 の一点鎖線で示す部位に対応する断面を含む、トランジスタ 20 の斜視図である。なお、図 1 B などの断面を含む斜視図では、図の明瞭化のために、断面にのみハッチングパターンを適用する。また、図 1 B に示すように断面を含む斜視図を、断面斜視図と記載する場合がある。

[0060]

トランジスタ 20 $[1, 1]$ 乃至トランジスタ 20 $[m, n]$ は同じ構成を有するため、図 1 B などではトランジスタ 20 と表記し、識別用の符号は付記しない。

[0061]

図 1 B に示すトランジスタ 20 は、導電体 42 a と、導電体 42 a 上の酸化物 30 と、酸化物 30 上の導電体 42 b と、絶縁体 50 と、導電体 60 と、を有する。導電体 42 a、酸化物 30、および導電体 42 b は、上面視において、円形状を有する。また、導電体 42 a、酸化物 30、および導電体 42 b は、Z 方向に延在している。よって、図 1 B に示すように、導電体 42 a、酸化物 30、および導電体 42 b は、円筒形状 (円柱形状ともいう) を有する。なお、導電体 42 a、酸

化物30、および導電体42bが有する円筒形状は、Z方向に延在している。また、導電体42aは凹部を有する。また、酸化物30および導電体42bは、上面視において、導電体42aが有する凹部と重なる領域に開口を有する。つまり、図1Aに示すように、酸化物30および導電体42bの上面は、中空円形状を有する。別言すると、酸化物30および導電体42bは、中空部が設けられた円筒形状を有する。なお、酸化物30、および導電体42bが有する開口を、開口部、中空、中空部などと呼ぶ場合がある。また、中空部が設けられた円筒形状を中空円筒形状と呼ぶ場合がある。

[0062]

なお、図1Aでは、酸化物30の上面を中空円形状としているが、本発明はこれに限られるものではない。例えば、酸化物30の上面は、中空の楕円形状であってもよいし、中空の多角形状であってもよいし、角部が丸みを帯びている中空の多角形状であってもよい。ここで、多角形状とは、三角形、四角形、五角形、および六角形などを指す。

[0063]

また、導電体42aが凹部を有し、かつ、酸化物30および導電体42bが開口を有することを、導電体42a、酸化物30、および導電体42bの積層体が凹部を有すると表記する場合がある。なお、導電体42aは開口を有してもよい。このとき、導電体42a、酸化物30、および導電体42bの積層体は開口を有すると表記する場合がある。

[0064]

絶縁体50及び導電体60は、導電体42aが有する凹部の内側、ならびに酸化物30および導電体42bが有する開口の内側に配置されている。絶縁体50は、導電体60の側面と接する領域と、導電体60の底面と接する領域と、を有する。

[0065]

導電体60は、ゲート電極として機能する。また、絶縁体50は、ゲート絶縁体として機能する。なお、ゲート絶縁体は、ゲート絶縁層、またはゲート絶縁膜と呼ぶ場合もある。また、導電体42aは、ソース電極およびドレイン電極の一方として機能し、導電体42bは、ソース電極およびドレイン電極の他方として機能する。また、酸化物30の導電体60と重畳する領域の少なくとも一部はチャンネル形成領域として機能する。なお、酸化物30の導電体60と重畳する領域は、絶縁体50を介して酸化物30の導電体60と対向する領域と言い換えることができる。

[0066]

トランジスタ20は、ソース電極およびドレイン電極の一方がチャンネル形成領域の下方に位置し、ソース電極およびドレイン電極の他方がチャンネル形成領域の上方に位置することで電流が縦方向に流れる、所謂縦型トランジスタである。縦型トランジスタは、最小ピッチの配線が交差するクロスポイントに形成することができる。具体的には、トランジスタ20は、導電体62と導電体46とが交差する領域の下方に形成される。したがって、半導体装置の微細化または高集積化を図ることができる。具体的には、デザインルールを $6F^2$ から $4F^2$ へと最小化することが可能となる。

[0067]

なお、トランジスタ20のチャンネル長は、断面視において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャンネル形成領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。つまり、トランジスタ20のチャンネル長は、酸化物30の膜厚

に相当する。したがって、トランジスタ 20 では酸化物 30 の膜厚によってチャネル長を調整できるため、酸化物 30 の膜厚を薄くすることでチャネル長の短いトランジスタ 20 を作製することができる。薄膜が形成可能な成膜方法を用いて酸化物 30 を成膜することで、例えば、トランジスタ 20 のチャネル長を、30 nm 以下、20 nm 以下、15 nm 以下、10 nm 以下、8 nm 以下、または 5 nm 以下とすることができる。つまり、酸化物 30 を、膜厚が例えば 3 nm 以上 30 nm 以下となるように形成するとよい。OS トランジスタはオフ電流が極めて小さいため、上記のチャネル長であっても、トランジスタ 20 のオフ電流を小さくすることができる。

[0068]

一方、トランジスタを飽和領域で動作させる場合、飽和領域における電気特性を向上させるために、トランジスタのチャネル長を長くする場合がある。トランジスタ 20 は縦型トランジスタであるため、トランジスタ 20 の上面視における占有面積は、酸化物 30 の膜厚に依存しない。よって、チャネル長に相当する酸化物 30 の膜厚は厚くてもよい。例えば、酸化物 30 の膜厚は、30 nm を超えて 100 nm 以下であってもよい。

[0069]

以上より、酸化物 30 の膜厚は、3 nm 以上 100 nm 以下、好ましくは 3 nm 以上 30 nm 以下、より好ましくは 5 nm 以上 30 nm 以下、さらに好ましくは 5 nm 以上 15 nm 以下とする。

[0070]

また、トランジスタ 20 のチャネル幅は、上面視において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネル形成領域における、チャネル長方向を基準として垂直方向のチャネル形成領域の長さをいう。つまり、トランジスタ 20 のチャネル幅は、酸化物 30 が有する中空の円周に相当する。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネル形成領域における、いずれか一の値、最大値、最小値または平均値とする。

[0071]

なお、チャネル長、およびチャネル幅は、例えば、断面 TEM 像を解析することなどによって、値を決定することができる。

[0072]

トランジスタ 20 は、チャネル形成領域を含む酸化物 30 に、半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。

[0073]

また、半導体として機能する金属酸化物のバンドギャップは、2 eV 以上が好ましく、2.5 eV 以上がより好ましい。バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減できる。

[0074]

酸化物 30 は、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、および錫から選ばれる一種または複数種が含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、およびコバルトなどから選ばれる一種、

または複数種が含まれていてもよい。

[0075]

ここでは、酸化物30として、インジウム、元素M、及び亜鉛を有する $I n-M-Z n$ 酸化物を用いる場合を考える。なお、元素Mは、アルミニウム、ガリウム、イットリウム、または錫とする。そのほかの元素Mに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、またはコバルトなどがある。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。特に、元素Mは、ガリウム、アルミニウム、イットリウム、及び錫から選ばれる一種または複数種であることが好ましい。また、酸化物30として、 $I n-G a$ 酸化物、 $I n-Z n$ 酸化物、またはインジウム酸化物を用いてもよい。

[0076]

具体的には、酸化物30として、 $I n:M:Z n=4:2:3$ [原子数比] もしくはその近傍の組成、 $I n:M:Z n=1:1:1$ [原子数比] もしくはその近傍の組成、 $I n:M:Z n=1:1:2$ [原子数比] もしくはその近傍の組成、又は $I n:M:Z n=1:1:2$ [原子数比] もしくはその近傍の組成の金属酸化物を用いることができる。なお、近傍の組成とは、所望の原子数比の±30%の範囲を含む。

[0077]

特に、酸化物30として、インジウム ($I n$)、ガリウム ($G a$)、及び亜鉛 ($Z n$) を含む酸化物 ($I G Z O$ とも記す) を用いることが好ましい。又は、酸化物30としては、インジウム ($I n$)、アルミニウム ($A l$)、及び亜鉛 ($Z n$) を含む酸化物 ($I A Z O$ とも記す) を用いてもよい。又は、酸化物30としては、インジウム ($I n$)、アルミニウム ($A l$)、ガリウム ($G a$)、及び亜鉛 ($Z n$) を含む酸化物 ($I A G Z O$ 、 $I G A Z O$ 、または $A G I Z O$ とも記す) を用いてもよい。

[0078]

なお、本明細書等において、窒素を有する金属酸化物も金属酸化物 (*metal oxide*) と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物 (*metal oxynitride*) と呼称してもよい。

[0079]

縦型トランジスタのチャネル形成領域にシリコンを用いる場合、基板浮遊効果が生じることで、当該縦型トランジスタの電気特性が不安定となる。一方、 $I G Z O$ 、 $I A Z O$ 、および $I A G Z O$ などの金属酸化物は、正孔有効質量が大きい。したがって、当該金属酸化物をチャネル形成領域に用いることで、チャネル形成領域において正孔が蓄積されるのを抑制し、基板浮遊効果の影響が小さいまたは実質的にない縦型トランジスタを作製することができる。つまり、酸化物30に上記金属酸化物を用いることで、トランジスタ20に安定した電気特性を付与することができる。したがって、良好な電気特性を有するトランジスタを提供できる。また、電気特性のばらつきが少ないトランジスタを提供できる。

[0080]

また、酸化物30は、結晶性を有することが好ましい。特に、酸化物30として、 $C A A C-O S$ (*c-axis aligned crystalline oxide semiconductor*) を用いることが好ましい。

[0081]

CAAC-OSは、結晶性の高い、緻密な構造を有しており、不純物および欠陥（例えば、酸素欠損など）が少ない金属酸化物である。特に、金属酸化物の形成後に、金属酸化物が多結晶化しない程度の温度（例えば、400℃以上600℃以下）で加熱処理することで、CAAC-OSをより結晶性の高い、緻密な構造にすることができる。このようにして、CAAC-OSの密度をより高めることで、当該CAAC-OS中の不純物または酸素の拡散をより低減することができる。

[0082]

また、CAAC-OSは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。したがって、CAAC-OSを有する金属酸化物は、物理的性質が安定する。そのため、CAAC-OSを有する金属酸化物は熱に強く、信頼性が高い。

[0083]

また、酸化物30としてCAAC-OSなどの結晶性を有する金属酸化物を用いることで、ソース電極またはドレイン電極による、酸化物30からの酸素の引き抜きを抑制できる。これにより、熱処理を行っても、酸化物30から酸素が引き抜かれることを低減できるため、トランジスタ20は、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。

[0084]

酸化物30としてCAAC-OSを用いる場合、CAAC-OSが有する結晶のc軸は、酸化物30となる金属酸化膜の被形成面または上面に垂直または概略垂直な方向を向いている。別言すると、CAAC-OSが有する結晶は、酸化物30となる金属酸化膜の被形成面または上面に対してc軸配向している。つまり、酸化物30が有する結晶は、基板面に対してc軸配向している。

[0085]

なお、酸化物30として例えばIGZO、およびIAZOなどのIn-M-Zn酸化物を用いる場合、酸化物30が有する結晶の結晶構造として、例えば、YbFe₂O₄型構造、Yb₂Fe₃O₇型構造、およびこれらの変形型構造などがある。

[0086]

酸化物30の成膜は、スパッタリング法、化学気相成長（CVD: Chemical Vapor Deposition）法、分子線エピタキシー（MBE: Molecular Beam Epitaxy）法、パルスレーザ堆積（PLD: Pulsed Laser Deposition）法、または原子層堆積（ALD: Atomic Layer Deposition）法などを用いて行うことができる。酸化物30の成膜は、特にスパッタリング法を用いて行うことが好ましい。スパッタリング法を用いることで、結晶性を有する金属酸化物を形成することができる。また、スパッタリング法は、薄膜が形成可能な成膜方法であるため、酸化物30の成膜に好適に用いることができる。

[0087]

ここで、半導体として機能する金属酸化物の側面がゲート絶縁層を介してワード線に覆われている、所謂ゲートオールアラウンド構造のトランジスタでは、ワード線またはゲート絶縁層に形成される開口部の内側に金属酸化物が形成される。当該トランジスタを微細化するには、開口部の内壁を基板面に対してできる限り垂直にする必要がある。このとき、当該金属酸化物の成膜時に高い段差被覆性が必要とされるため、当該金属酸化物の成膜方法の自由度が制限されてしまう。

[0088]

一方、トランジスタ20は、導電体42a、酸化物30、及び導電体42bの積層体に凹部または開口を形成し、当該凹部または当該開口の内側に絶縁体50および導電体60を形成することで、作製される。このとき、酸化物30は、導電体42a上に形成すればよく、酸化物30の成膜時に高い段差被覆性は必要とされない。したがって、酸化物30の成膜方法を自由に適用することができる。例えば、酸化物30の成膜にスパッタリング法を用いることができ、結晶性を有する金属酸化物を形成することができる。

[0089]

なお、上記凹部または上記開口の形成には、LELE (L i t h o - E t c h - L i t h o - E t c h) およびSADP (S e l f - A l i g n e d D o u b l e P a t t e r n i n g) などのダブルパターニング、SAQP (S e l f - A l i g n e d Q u a d r u p l e P a t t e r n i n g) などのクアドロプルパターニング、ならびにオクタプルパターニングなどのマルチパターニング技術を用いるとよい。マルチパターニング技術を用いることで、微細な凹部または微細な開口を形成することができる。

[0090]

また、レジストパターンに対してシュリンク剤を用いることで、レジストパターンの開口部を縮小してもよい。例えば、シュリンク剤をレジスト表面に塗布した後、加熱処理を行う。これにより、レジストがシュリンク剤と反応し、レジストの表面に反応層が形成される。このとき、レジストパターンの開口部の側面に反応層が形成されるため、当該開口部を縮小することができる。開口部が縮小したレジストパターンを用いることで、微細な凹部または微細な開口を形成することができる。なお、上記シュリンク剤は、パターンシュリンク剤、またはホールシュリンク剤と呼ばれることがある。

[0091]

また、EUV (E x t r e m e U l t r a v i o l e t) 光などを用いた露光により、微細なパターンを直接形成してもよい。

[0092]

また、上記の方法を組み合わせるパターンニングを行ってもよい。

[0093]

以上より、基板浮遊効果の影響が小さい又は実質的にない酸化物半導体をスパッタリング法により成膜した後、SAQP等のマルチパターニング技術を用いて中空部を有する円筒形状のチャンネルを形成する。中空部にゲート電極を設けた縦型トランジスタ構造とすることで、微細化が可能なトランジスタを提供できる。当該トランジスタを用いることで、最小加工寸法(F)が例えば15nm以下のメモリセルを実現できる。ここで、最小加工寸法(F)は、例えば、導電体46のX方向の幅、または導電体62のY方向の幅とする。

[0094]

導電体42aは酸化物30の下面に接して設けられ、導電体42bは酸化物30の上面に接して設けられる。なお、以下において、導電体42aと導電体42bをまとめて導電体42と呼ぶ場合がある。

[0095]

導電体42としては、例えば、タンタルを含む窒化物、チタンを含む窒化物、モリブデンを含む窒化物、タングステンを含む窒化物、タンタルおよびアルミニウムを含む窒化物、またはチタンお

よびアルミニウムを含む窒化物などを用いることが好ましい。本発明の一態様においては、タンタルを含む窒化物が特に好ましい。また、例えば、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、またはランタンとニッケルを含む酸化物などを用いてもよい。これらの材料は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。

[0096]

なお、導電体42aとなる導電膜、および導電体42bとなる導電膜は、異なる工程で成膜される。よって、導電体42aおよび導電体42bは、異なる材料で形成されてもよいし、同じ材料で形成されてもよい。

[0097]

なお、酸化物30などに含まれる水素が、導電体42aに拡散する場合がある。特に、導電体42aにタンタルを含む窒化物を用いることで、酸化物30などに含まれる水素は、導電体42aに拡散しやすく、拡散した水素は、導電体42aが有する窒素と結合することがある。つまり、酸化物30などに含まれる水素は、導電体42aに吸い取られる場合がある。同様に、酸化物30などに含まれる水素が、導電体42bに拡散する場合がある。特に、導電体42bにタンタルを含む窒化物を用いることで、酸化物30などに含まれる水素は、導電体42bに拡散しやすく、拡散した水素は、導電体42bが有する窒素と結合することがある。つまり、酸化物30などに含まれる水素は、導電体42bに吸い取られる場合がある。

[0098]

また、導電体42aと酸化物30とが接した状態で加熱処理を行う場合、導電体42a近傍の酸化物30は、シート抵抗が低下することがある。また、キャリア濃度が増加することがある。したがって、導電体42a近傍の酸化物30を、自己整合的に低抵抗化することができる。同様に、導電体42bと酸化物30とが接した状態で加熱処理を行う場合、導電体42b近傍の酸化物30は、シート抵抗が低下することがある。また、キャリア濃度が増加することがある。したがって、導電体42b近傍の酸化物30を、自己整合的に低抵抗化することができる。

[0099]

上記の場合、例えば、図1Cに示すように、酸化物30に、領域30n1、及び領域30n2が形成される。ここで、図1Cは、トランジスタ20の断面斜視図である。

[0100]

領域30n1は、酸化物30の、導電体42a近傍の低抵抗化された領域であり、領域30n2は、酸化物30の、導電体42b近傍の低抵抗化された領域である。領域30n1および領域30n2は、ソース領域またはドレイン領域として機能する。また、酸化物30の、チャネル形成領域として機能する領域を、領域30iと表記する。なお、酸化物30において、各領域の境界を明確に検出することが困難な場合がある。

[0101]

なお、導電体42aに用いる材料によっては、領域30n1が形成されない場合がある。このとき、酸化物30は、領域30iと、領域30n2と、を有する。同様に、導電体42bに用いる材料によっては、領域30n2が形成されない場合がある。このとき、酸化物30は、領域30n1と、領域30iと、を有する。

[0102]

絶縁体 50 は、酸素の拡散を抑制する機能を有する絶縁体を用いて形成することが好ましい。当該構成にすることで、酸化物 30 に含まれる酸素が、導電体 60 へ拡散するのを抑制できる。つまり、酸化物 30 に酸素欠損が形成されるのを抑制できる。また、酸化物 30 に含まれる酸素による導電体 60 の酸化を抑制できる。したがって、トランジスタ 20 の電気特性を良好にし、信頼性を向上させることができる。

[0103]

絶縁体 50 としては、例えば、アルミニウムおよびハフニウム的一方または双方の酸化物を含む絶縁体を用いることが好ましい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、またはハフニウムおよびシリコンを含む酸化物（ハフニウムシリケート）などを用いることができる。

[0104]

また、絶縁体 50 は、高誘電率（high-k）材料を用いてもよい。絶縁体 50 として高誘電率材料を用いることで、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（EOT）の薄膜化が可能となる。よって、絶縁体 50 の絶縁耐圧を高くすることができる。

[0105]

高誘電率材料としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。

[0106]

また、絶縁体 50 の上面が導電体 42b の上方に位置するように、絶縁体 50 は Z 方向に延在している。これにより、導電体 42b および導電体 62 が接するのを防ぎ、導電体 42b と導電体 62 の間のリーク電流及びショートを防止することができる。同様に、導電体 46 および導電体 62 が接するのを防ぎ、導電体 46 と導電体 62 の間のリーク電流及びショートを防止することができる。

[0107]

図 1B では、絶縁体 50 を単層とする構成について示したが、本発明はこれに限られず、2 層以上の積層構造としてもよい。例えば、絶縁体 50 を 2 層の積層構造とする場合、酸化物 30 側に設ける絶縁体は、酸素の拡散を抑制する機能を有する絶縁体を用いて形成し、導電体 60 側に設ける絶縁体は、高誘電率材料を用いて形成してもよい。

[0108]

導電体 60 は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。

[0109]

また、導電体 60 が酸素の拡散を抑制する機能を有することにより、絶縁体 50 に含まれる酸素により、導電体 60 が酸化して導電率が低下することを抑制できる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。

[0110]

導電体46は、導電体42bと接する領域を有し、導電体62は、導電体60と接する領域を有する。導電体46および導電体62は、配線として機能する。

[0111]

導電体46は開口を有する。また、当該開口内に、絶縁体50および導電体60が設けられている。なお、上面視において、導電体46のX方向の幅が絶縁体50の外周の直径よりも大きい場合、導電体46は、一続きの導電体としてY方向に延在している。一方、上面視において、導電体46のX方向の幅が、絶縁体50の外周の直径と等しいまたは絶縁体50の外周の直径よりも小さい場合、導電体46は、絶縁体50によって分断される。ただし、分断された導電体46同士は導電体42bを介して電氣的に接続される。よって、導電体46は、導電体42bを介してY方向に延在しているため、Y方向に延在しているとみなすことができる。

[0112]

また、導電体46は、導電体62と重畳する領域を有してもよいし、有さなくてもよい。

[0113]

導電体46および導電体62は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体46および導電体62の一方または双方は、積層構造としてもよく、例えば、チタン、または窒化チタンと上記導電性材料との積層としてもよい。

[0114]

<トランジスタ20の変形例>

以下では、図2A乃至図4Cを用いて、前述のトランジスタ20と異なる構成例について説明する。

[0115]

図1Bでは、酸化物30を単層とする構成について示したが、本発明はこれに限られるものではない。例えば、酸化物30は、2層以上の積層構造としてもよい。

[0116]

[トランジスタ20A]

図2Aは、トランジスタ20Aの断面斜視図である。図2Aに示すトランジスタ20Aは、図1Bに示すトランジスタ20の変形例である。

[0117]

図2Aに示すトランジスタ20Aは、酸化物30が、酸化物30a、酸化物30b、および酸化物30cの3層の積層構造を有する点で、図1Bに示すトランジスタ20とは異なる。

[0118]

酸化物30bは、トランジスタ20Aのチャネル形成領域として機能し、酸化物30aは、トランジスタ20Aのソース領域およびドレイン領域の一方として機能し、酸化物30cは、トランジスタ20Aのソース領域およびドレイン領域の他方として機能する。

[0119]

酸化物30bとしては、上述の酸化物30に用いることができる金属酸化物を用いればよい。

[0120]

酸化物30aおよび酸化物30cは、酸化物30bと比較して、導電率が高い材料を用いることが好ましい。また、酸化物30aおよび酸化物30cは、縮退した酸化物半導体を用いることが好

ましい。

[0121]

例えば、酸化物30aおよび酸化物30cとして、酸化物30bに用いることができる金属酸化物に窒素が添加された材料を用いることができる。具体的には、インジウム、上述した元素M、亜鉛、及び窒素有する金属酸化物（金属酸窒化物ともいう）を用いることが好ましい。より具体的には、インジウム（In）、ガリウム（Ga）、亜鉛（Zn）、及び窒素を含む酸化物（In、Ga、およびZnを有する酸窒化物、または窒素が添加されたIGZOともいう）、インジウム（In）、アルミニウム（Al）、亜鉛（Zn）、及び窒素を含む酸化物（In、Al、およびZnを有する酸窒化物、または窒素が添加されたIAZOともいう）、または、インジウム（In）、アルミニウム（Al）、ガリウム（Ga）、亜鉛（Zn）、及び窒素を含む酸化物（In、Al、Ga、およびZnを有する酸窒化物、窒素が添加されたIAGZO、窒素が添加されたIGAZO、または窒素が添加されたAGIZOともいう）などを用いることができる。

[0122]

例えば、窒素が添加されたIGZOは、ウルツ鉱型の結晶構造を有する傾向がある。ウルツ鉱型の結晶構造は、In-M-Zn酸化物が有する結晶の結晶構造との格子整合性が高い。したがって、酸化物30aとしてウルツ鉱型の結晶構造を有する金属酸窒化物を用いることで、酸化物30bの結晶性を高めることができる。つまり、酸化物30bとしてCAAC構造を有する金属酸化物を形成しやすくなる。

[0123]

また、上述したように、酸化物30bとしてCAAC-OSを用いる場合、酸化物30bが有する結晶は、基板面に対してc軸配向している。なお、CAAC-OS中の不純物は、c軸方向に拡散しにくい傾向がある。つまり、酸化物30bとしてCAAC-OSを用いることで、酸化物30bへの不純物の混入を抑制できる。例えば、酸化物30bへの窒素の混入を抑制できる。したがって、酸化物30bの導電性が高くなるのを抑制できる。

[0124]

なお、上記では酸化物30bに用いることができる金属酸化物に窒素を添加された材料について説明したが、酸化物30bに用いることができる金属酸化物に添加する元素は、金属酸化物の導電性を高める元素であればよい。当該元素として例えば、水素、第15族元素（代表的には窒素（N）、リン（P）、砒素（As）、およびアンチモン（Sb））、ホウ素（B）、アルミニウム（Al）、アルゴン（Ar）、ヘリウム（He）、ネオン（Ne）、インジウム（In）、フッ素（F）、塩素（Cl）、チタン（Ti）、及び亜鉛（Zn）のいずれかから選択される一以上を用いることができる。

[0125]

なお、酸化物30aおよび酸化物30cに用いる金属酸化物は、酸化物30bと比較して、導電率が高ければよい。例えば、酸化物30aおよび酸化物30cは、酸化物30bと酸素以外に共通の元素を主成分として有し、化学組成が異なる金属酸化物を用いてもよい。

[0126]

酸化物30aおよび酸化物30cと、酸化物30bとが酸素以外に共通の元素を主成分として有する場合、酸化物30は化学組成が異なる複数の酸化物層の積層構造を有することが好ましい。例えば、酸化物30bとしてIn-M-Zn酸化物を用いる場合、酸化物30aまたは酸化物30c

に用いる金属酸化物において主成分である金属元素に対するインジウムの原子数比が、酸化物 30 b に用いる金属酸化物において主成分である金属元素に対するインジウムの原子数比より、大きいことが好ましい。また、酸化物 30 a または酸化物 30 c に用いる金属酸化物において、元素 M に対するインジウムの原子数比が、酸化物 30 b に用いる金属酸化物における、元素 M に対するインジウムの原子数比より大きいことが好ましい。

[0127]

酸化物 30 a および酸化物 30 c と、酸化物 30 b とが、酸素以外に共通の元素を主成分として有することで、酸化物 30 a または酸化物 30 c と酸化物 30 b との界面における欠陥準位密度を低くすることができる。酸化物 30 a または酸化物 30 c と酸化物 30 b との界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。

[0128]

または、酸化物 30 a および酸化物 30 c として、酸化チタン、酸化モリブデン、酸化亜鉛、酸化インジウム、酸化タングステン、酸化マグネシウム、酸化カルシウム、酸化錫、インジウム亜鉛酸化物、インジウム錫酸化物、またはシリコンを含むインジウム錫酸化物等を用いてもよい。

[0129]

図 2 A では、上面視において、導電体 42 a の輪郭が酸化物 30 の外側の輪郭と一致または概略一致する構成について示したが、本発明はこれに限られるものではない。導電体 42 a は、酸化物 30 と接する領域を有している場合、導電体 42 a の輪郭は、上面視において、酸化物 30 の外側の輪郭と一致しなくてもよい。

[0130]

[トランジスタ 20 B]

図 2 B は、トランジスタ 20 B の断面斜視図である。ここで、図 2 B に示すトランジスタ 20 B は、図 2 A に示すトランジスタ 20 A の変形例である。

[0131]

図 2 B に示すトランジスタ 20 B は、上面視において、導電体 42 a の中心が酸化物 30 の有する中空円筒形状の中心と一致しない点で、図 2 A に示すトランジスタ 20 A とは異なる。

[0132]

半導体装置の微細化を行うには、上面視において、導電体 42 a の直径、および酸化物 30 の中空部の直径を小さくする必要がある。導電体 42 a の直径、および酸化物 30 の中空部の直径を最小となるように加工する場合、導電体 42 a の直径と、酸化物 30 の中空部の直径とは一致又は概略一致する。この場合、上面視において、導電体 42 a と酸化物 30 が重畳せず、導電体 42 a と酸化物 30 が接しない恐れがある。

[0133]

そこで、図 2 B に示すように、導電体 42 a は、上面視において、酸化物 30 および導電体 42 b が有する中空円筒形状の中心からオフセットさせた位置に配置され、かつ、酸化物 30 および導電体 42 b と重畳する領域を有することが好ましい。当該構成にすることで、導電体 42 a は、酸化物 30 a と接する領域を有することができる。また、導電体 42 a と、酸化物 30 および導電体 42 b とを独立させて形成することができる。したがって、半導体装置のレイアウトの自由度を高めることができる。

[0134]

ここで、図3A乃至図3Eを用いて、上面視における、酸化物30に対する導電体42aの配置について説明する。図3A乃至図3Eは、トランジスタ20Bの上面図である。なお、図3A乃至図3Eの上面図では、図の明瞭化のために、導電体60、酸化物30、および導電体42aを図示し、一部の要素を省いている。

[0135]

図3Aに示すように、導電体42aは、酸化物30と重畳する領域を有し、かつ、酸化物30の有する中空円筒形状の中心からX方向にずれた位置に配置されてもよい。また、導電体42aの輪郭は、酸化物30の中空円筒形状の外周よりも内側に位置する。

[0136]

また、図3Bに示すように、導電体42aは、酸化物30と重畳する領域を有し、かつ、酸化物30の有する中空円筒形状の中心からY方向にずれた位置に配置されてもよい。また、導電体42aの輪郭は、酸化物30の中空円筒形状の外周よりも内側に位置する。

[0137]

なお、図3Aおよび図3Bに示す構成において、導電体42aが酸化物30と重畳する領域を有するのであれば、導電体42aの輪郭の一部は、酸化物30の中空円筒形状の外周よりも外側に位置してもよい。

[0138]

また、図3Cに示すように、導電体42aは、酸化物30と重畳する領域を有し、かつ、酸化物30の有する中空円筒形状の中心からX方向及びY方向にずれた位置に配置されてもよい。なお、図3Cに示すように、導電体42aの輪郭の一部は、酸化物30の中空円筒形状の外周よりも外側に位置してもよい。

[0139]

なお、図3A乃至図3Cでは、酸化物30の上面を中空円形状としているが、本発明はこれに限られるものではない。例えば、酸化物30の上面は、中空の楕円形状であってもよいし、中空の多角形状であってもよいし、角部が丸みを帯びている中空の多角形状であってもよい。

[0140]

例えば、図3Dでは、酸化物30の上面は、角部が丸みを帯びている中空の四角形状を有し、導電体42aおよび導電体60の上面は、角部が丸みを帯びている四角形状を有する。また、図3Dでは、導電体42aは、酸化物30と重畳する領域を有し、かつ、酸化物30の有する中空円筒形状の中心からX方向及びY方向にずれた位置に配置されている。なお、図3Dに示すように、導電体42aの輪郭の一部は、酸化物30の中空円筒形状の外周よりも外側に位置してもよい。

[0141]

図3A乃至図3Dでは、導電体42aの直径と、酸化物30の中空部の直径とが一致する場合の構成を示したが、導電体42aの直径が、酸化物30の中空部の直径よりも小さい場合も、同様の構成とすることができる。

[0142]

なお、トランジスタ20Bでは、導電体42aと酸化物30を独立させて形成することができるため、導電体42aの上面形状と酸化物30の有する中空部の上面形状は異なってもよい。例えば、酸化物30の上面が、中空円形状を有し、導電体42aの上面が、角部が丸みを帯びている多角形

状（略多角形状と呼ぶ場合がある）を有してもよい。

[0143]

上面視において、導電体42aが、酸化物30の有する中空円筒形状の中空部よりも大きい場合、導電体42aの中心が、酸化物30の有する中空円筒形状の中心と一致するように配置されてもよい。例えば、図3Eに示すように、導電体42aは、酸化物30と重畳する領域を有し、導電体42aの輪郭は、酸化物30の中空円筒形状の外周よりも内側に位置する。なお、導電体42aの輪郭は、酸化物30の中空円筒形状の外周よりも内側に位置していればよく、導電体42aは、酸化物30の有する中空円筒形状の中心からX方向およびY方向の一方又は両方にずれた位置に配置されてもよい。

[0144]

[トランジスタ20C]

前述のトランジスタ20Aと異なる構成例を、図4Aに示す。図4Aは、トランジスタ20Cの断面斜視図である。図4Aに示すトランジスタ20Cは、図2Aに示すトランジスタ20Aの変形例である。

[0145]

図4Aに示すトランジスタ20Cは、導電体42bを有さない点で、図2Aに示すトランジスタ20Aとは異なる。

[0146]

トランジスタ20Cにおいては、導電体46が導電体42bの有する機能を兼ねる。つまり、導電体46は、配線としての機能と、ソース電極及びドレイン電極の他方としての機能と、を有する。導電体42bを設けない構成にすることで、トランジスタの作製工程を簡略化し、生産性の向上を図ることができる。

[0147]

[トランジスタ20D]

前述のトランジスタ20Aと異なる構成例を、図4Bに示す。図4Bは、トランジスタ20Dの断面斜視図である。図4Bに示すトランジスタ20Dは、図2Aに示すトランジスタ20Aの変形例である。

[0148]

図4Bに示すトランジスタ20Dは、図2Aに示すトランジスタ20Aとは、導電体46の形状が異なる。

[0149]

図4Bに示す領域64aは、上面視において、導電体46および導電体42bが重畳する領域である。なお、領域64aは、導電体62と重畳しない。また、図4Bに示す領域64bは、上面視において、導電体46、導電体42b、および導電体62が重畳する領域である。

[0150]

導電体46は、領域64aおよび領域64bと重なる領域に、凸型の形状部46aを有する。導電体46は、凸型の形状部46aで導電体42bと接する。

[0151]

凸型の形状部46aは、導電体42bと重畳する領域に開口を有する絶縁体（図4Bには図示せず）上に導電体46を形成する際に形成される。なお、凸型の形状部を有する導電体46の形成方

法については、実施の形態 2 で説明する。

[0152]

なお、図 4 B では、導電体 4 6 が、領域 6 4 a および領域 6 4 b と重なる領域に凸型の形状部 4 6 a を有する構成を示したが、本発明はこれに限定されず、凸型の形状部 4 6 a が導電体 4 2 b の上面の少なくとも一部と接すればよい。

[0153]

[トランジスタ 2 0 E]

図 4 C は、トランジスタ 2 0 E の断面斜視図である。図 4 C に示すトランジスタ 2 0 E は、図 4 B に示すトランジスタ 2 0 D の変形例である。

[0154]

図 4 C に示すトランジスタ 2 0 E は、図 4 B に示すトランジスタ 2 0 D とは導電体 4 6 の形状が異なる。

[0155]

トランジスタ 2 0 E の導電体 4 6 は、上面視において、導電体 6 2 と重畳しない。また、導電体 4 6 は、領域 6 4 a と重畳する領域に凸型の形状部 4 6 a を有する。別言すると、凸型の形状部 4 6 a は、図 4 B に示す領域 6 4 b と重畳しない。なお、導電体 4 6 が導電体 4 2 b の上面の一部と接しているのであれば、導電体 4 6 は、絶縁体 5 0 と接する領域を有してもよいし、絶縁体 5 0 と接しなくてもよい。

[0156]

上記構成にすることで、導電体 6 2 と導電体 4 6 の間の距離を大きくすることができる。したがって、導電体 6 2 と導電体 4 6 の間のリーク電流及びショートを防止することができる。なお、導電体 6 2 と導電体 4 6 の間のリーク電流及びショートを防止することができるのであれば、図 1 B 及び図 4 B などに示すように、導電体 6 2 と導電体 4 6 は重畳する領域を有してもよい。

[0157]

本発明の一態様により、微細化または高集積化が可能な半導体装置を提供できる。または、信頼性が良好な半導体装置を提供できる。または、良好な電気特性を有する半導体装置を提供できる。または、オン電流が大きい半導体装置を提供できる。

[0158]

本実施の形態は、他の実施の形態と適宜組み合わせることができる。また、本明細書において、1 つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。

[0159]

(実施の形態 2)

本実施の形態では、図 5 A 乃至図 1 6 B を用いて、本発明の一態様の半導体装置の構成例、本発明の一態様の半導体装置が有するトランジスタの構成例、トランジスタの作製方法、および半導体装置の作製方法について説明する。

[0160]

<半導体装置の構成例>

図 5 A 乃至図 5 E を用いて、本発明の一態様の半導体装置の構成例を説明する。本発明の一態様の半導体装置は、複数のトランジスタを有する。

[0161]

図5 A乃至図5 Eは、本発明の一態様の半導体装置の上面図及び断面図である。図5 A及び図5 Dは、当該半導体装置の上面図である。また、図5 B、図5 C、及び図5 Eは、当該半導体装置の断面図である。ここで、図5 Bは、図5 AにA1-A2の一点鎖線で示す部位の断面図である。また、図5 Cは、図5 AにB1-B2の一点鎖線で示す部位の断面図である。また、図5 Dは、図5 BにC1-C2の一点鎖線で示す部位の断面を含み、かつ、図5 Aに二点鎖線で囲む領域の上面図である。また、図5 Eは、図5 AにB3-B4の一点鎖線で示す部位の断面図である。なお、図5 A及び図5 Dの上面図では、図の明瞭化のために一部の要素を省いている。

[0162]

図5 A乃至図5 Eに示す半導体装置は、複数のトランジスタ200を有する。図5 Aでは、半導体装置が、マトリクス状に配置された複数のトランジスタ200を有する例を示している。なお、図5 Aの二点鎖線で囲む領域には4つのトランジスタ200を図示している。

[0163]

図5 A乃至図5 Eに示す半導体装置は、基板（図示せず）上の絶縁体216と、基板および絶縁体216上の、トランジスタ200、絶縁体275b、絶縁体250b、および絶縁体274と、トランジスタ200、絶縁体275b、絶縁体250b、および絶縁体274上の、絶縁体277および絶縁体278と、絶縁体277および絶縁体278上の絶縁体285と、を有する。絶縁体216、絶縁体274、絶縁体277、絶縁体278、および絶縁体285は層間膜として機能する。また、当該半導体装置は、導電体246と、導電体262と、を有する。

[0164]

トランジスタ200、絶縁体275b、絶縁体250b、および絶縁体274上には、トランジスタ200と電気的に接続し、配線として機能する導電体246が設けられる。また、絶縁体276、絶縁体278、およびトランジスタ200上には、トランジスタ200と電気的に接続し、配線として機能する導電体262（導電体262aおよび導電体262b）が設けられている。

[0165]

導電体262は、X方向に延在している。また、導電体246は、Y方向に延在している。したがって、導電体262が延在する方向は、導電体246が延在する方向と直交する方向であるともいえる。

[0166]

図5 A乃至図5 Eに示す半導体装置の上面視において、導電体246と、導電体262とは重畳しない。

[0167]

トランジスタ200は、導電体262と、Y方向に隣接する導電体246間の領域とが交差する領域の下方に位置する。

[0168]

なお、トランジスタ200は、実施の形態1で説明したトランジスタ20またはその変形例に対応する。よって、トランジスタ200の構成は、実施の形態1で説明したトランジスタ20およびその変形例の内容を参酌できる。なお、図5 B乃至図5 Eには、トランジスタ20Eの構成が適用されたトランジスタ200を図示している。

[0169]

<トランジスタ200>

図5B及び図5Cに示すように、トランジスタ200は、絶縁体216に埋め込まれるように配置された導電体242a（導電体242a1および導電体242a2）と、絶縁体216および導電体242a上の酸化物230aと、酸化物230a上の酸化物230bと、酸化物230b上の酸化物230cと、酸化物230c上の導電体242bと、絶縁体275aと、絶縁体275a上の絶縁体250aと、絶縁体250a上の導電体260と、を有する。

[0170]

なお、以下において、酸化物230a、酸化物230b、及び酸化物230cをまとめて酸化物230と呼ぶ場合がある。

[0171]

酸化物230および導電体242bはZ方向に延在する円筒形状を有し、且つ、開口を有する。つまり、酸化物230および導電体242bは、中空部が設けられた円筒形状（中空円筒形状ともいう）を有する。別言すると、酸化物230および導電体242bの上面は、中空円形状を有する。また、酸化物230が有する開口と、導電体242bが有する開口と、は重なる。

[0172]

絶縁体275a、絶縁体250a、及び導電体260は、酸化物230および導電体242bに設けられた開口の内側に配置されている。絶縁体250aは、導電体260の側面と接する領域と、導電体260の底面と接する領域と、を有する。絶縁体275aは、絶縁体250aの側面と接する領域と、絶縁体250aの底面と接する領域と、酸化物230の開口における側面と接する領域と、導電体242bの開口における側面と接する領域と、を有する。このような構成において、絶縁体275a、および絶縁体250aのそれぞれは、凹部を有するともいえる。

[0173]

図5Dは、酸化物230bの中心または中心付近のX-Y平面に相当する。図5Dにおいて、導電体260の断面形状が円形状である場合、絶縁体250aは導電体260の外側に同心円状に設けられ、絶縁体275aは絶縁体250aの外側に同心円状に設けられ、酸化物230bは絶縁体275aの外側に同心円状に設けられ、絶縁体275bは酸化物230bの外側に同心円状に設けられている。

[0174]

ここで、酸化物230bの中空部の中心から円筒形状の外周に向かう方向における、酸化物230bの幅を、幅H1とする。別言すると、幅H1は、中空円筒形状の外径と内径との差の半分である。

[0175]

隣接する酸化物230b同士が接しないためには、幅H1は、最小加工寸法（F）の半分より小さくする必要がある。一方、中空円筒形状の酸化物230bを形成するには、幅H1はある程度の大きさにする必要がある。最小加工寸法（F）が例えば15nmである場合、幅H1は、1nm以上7nm以下が好ましく、1.5nm以上6nm以下がより好ましく、2nm以上5nm以下がより好ましい。このような構成にすることで、隣接する酸化物230b同士が接せず、かつ、隣接する酸化物230b間に少なくとも絶縁体275bを設けることができる。なお、幅H1の好ましい範囲は上記に限られない。幅H1は、最小加工寸法、および絶縁体275bの膜厚などを考慮して適宜設定すればよい。

[0176]

なお、図5Dでは、酸化物230及び導電体242bの上面を中空円形状としているが、本発明はこれに限られるものではない。例えば、酸化物230および導電体242bの上面は、中空の楕円形状であってもよいし、中空の多角形状であってもよいし、角部が丸みを帯びている中空の多角形状であってもよい。

[0177]

酸化物230は、導電体242aと重畳する領域を有する。より具体的には、酸化物230aは、導電体242aの上面と接する領域を有する。また、酸化物230は、導電体242bと重畳する。より具体的には、酸化物230cは、導電体242bの下面と接する。また、導電体242bは、導電体246と接する領域を有する。また、導電体260は、導電体262と接する領域を有する。

[0178]

絶縁体250aの最上部は、絶縁体275aの最上部、絶縁体275bの最上部、および絶縁体250bの最上部と高さが一致または概略一致する。

[0179]

絶縁体275aおよび絶縁体250a上には、絶縁体276が設けられている。また、絶縁体276上には、導電体262が位置している。つまり、絶縁体276は、絶縁体275aおよび絶縁体250aと、導電体262との間に設けられている。絶縁体276は、絶縁体275aおよび絶縁体250aと重畳する領域を有する。また、絶縁体276は、導電体262の下面と接する領域を有する。別言すると、導電体262の下面の少なくとも一部は、絶縁体276の上面と接する。

[0180]

絶縁体276は層間膜として機能する。絶縁体276は円筒形状を有し、かつ、開口を有する。つまり、絶縁体276は、中空部が設けられた円筒形状を有する。別言すると、絶縁体276の上面は、中空円形状を有する。絶縁体276が有する中空部に、導電体260が設けられている。また、導電体260の断面形状が円形状である場合、絶縁体276は導電体260の外側に同心円状に設けられている。

[0181]

上面視において、絶縁体276の中空部の外周は、導電体260の酸化物230bと重なる領域の外周と同じまたは導電体260の酸化物230bと重なる領域の外周より大きいことが好ましい。このような構成にすることで、導電体260を絶縁体250aの凹部により確実に埋め込むことができる。

[0182]

また、絶縁体276の円筒形状の輪郭は、絶縁体275aの輪郭と一致または概略一致することが好ましい。このような構成にすることで、絶縁体276の円筒形状の輪郭が絶縁体275aの輪郭よりも大きい構成と比較して、導電体242bと導電体246が接する面積を大きくすることができる。また、このような構成にすることで、絶縁体276の円筒形状の輪郭が絶縁体275aの輪郭よりも小さい構成と比較して、導電体262と導電体246の間の距離を大きくすることができる。したがって、導電体262と導電体246の間のリーク電流及びショートを防止することができる。

[0183]

また、絶縁体276は、導電体246の上面が絶縁体276の下面と上面との間に位置するよう

に、Z方向に延在していることが好ましい。別言すると、絶縁体276は、導電体246の上面が絶縁体276の下面よりも上方に位置し、かつ、絶縁体276の上面よりも下方に位置するように、Z方向に延在していることが好ましい。このような構成にすることで、導電体262と導電体246が接することを防ぎ、導電体262と導電体246の間のリーク電流及びショートを防止することができる。

[0184]

導電体246上には、絶縁体277が設けられている。図5Eに示すように、絶縁体277及び導電体246は、端部が一致または概略一致する。

[0185]

導電体260は、ゲート電極として機能する。また、絶縁体275a及び絶縁体250aは、ゲート絶縁体として機能する。また、導電体242aは、ソース電極およびドレイン電極の一方として機能し、導電体242bは、ソース電極およびドレイン電極の他方として機能する。また、酸化物230の導電体260と重畳する領域の少なくとも一部はチャネル形成領域として機能する。なお、酸化物230の導電体260と重畳する領域は、絶縁体275a及び絶縁体250aを介して酸化物230の導電体260と対向する領域と言い換えることができる。例えば、酸化物230bはチャネル形成領域として機能し、酸化物230aはソース領域およびドレイン領域の一方として機能し、酸化物230cはソース領域およびドレイン領域の他方として機能する。

[0186]

トランジスタ200は、チャネル形成領域を含む酸化物230bに、半導体として機能する金属酸化物を用いることが好ましい。なお、酸化物230aおよび酸化物230cの導電体260と重畳する領域の一部がチャネル形成領域として機能する場合がある。

[0187]

なお、図5Bに示すトランジスタ200では、酸化物230を、酸化物230a、酸化物230b、及び酸化物230cの積層構造として示しているが、本発明はこれに限られるものではない。例えば、酸化物230は、単層、または、2層もしくは4層以上の積層構造としてもよい。

[0188]

ここで、酸化物230は、実施の形態1で説明した酸化物30に対応する。具体的には、酸化物230aは実施の形態1で説明した酸化物30aに対応し、酸化物230bは実施の形態1で説明した酸化物30bに対応し、酸化物230cは実施の形態1で説明した酸化物30cに対応する。よって、酸化物230（酸化物230a、酸化物230b、および酸化物230c）の材料、および構成などは、実施の形態1で説明した酸化物30（酸化物30a、酸化物30b、および酸化物30c）の内容を参酌できる。

[0189]

絶縁体216、絶縁体274、絶縁体276、絶縁体277、絶縁体278、および絶縁体285は、比誘電率が低いことが好ましい。比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減できる。例えば、絶縁体216、絶縁体274、絶縁体276、絶縁体277、絶縁体278、および絶縁体285として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを適宜用いればよい。なお、樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、

ポリイミド、ポリカーボネート、またはアクリルなどがある。

[0190]

導電体242aは、酸化物230と重畳する領域を有する。より具体的には、導電体242aは、酸化物230aの少なくとも一部と接するように配置する。ここで、導電体242aは、絶縁体216に形成された開口に埋め込まれて設けることが好ましい。また、図5Aに示すように、上面視において、導電体242aの中心は、酸化物230の有する中空円筒形状の中心と一致しない。なお、導電体242aの中心は、酸化物230の有する中空円筒形状の中心と一致してもよい。

[0191]

導電体242aは、導電体242a1、および導電体242a2を有する。導電体242a1は、絶縁体216に形成された開口の底面および側壁に接して設けられる。導電体242a2は、導電体242a1に形成された凹部に埋め込まれるように設けられる。ここで、導電体242a2の上面の高さは、導電体242a1の上面の高さおよび絶縁体216の上面の高さと一致または概略一致する。

[0192]

ここで、導電体242a1は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、導電体242a1は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（ N_2O 、 NO 、 NO_2 など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。

[0193]

導電体242a1に、酸素の拡散を抑制する機能を有する導電性材料を用いることにより、導電体242a2が酸化して導電率が低下することを抑制できる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。したがって、導電体242a1としては、上記導電性材料を単層または積層とすればよい。例えば、導電体242a1は、窒化チタンを用いればよい。

[0194]

また、導電体242a2は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。例えば、導電体242a2は、タングステンをを用いればよい。

[0195]

導電体242aの電気抵抗率は、導電体242aに印加する電位を考慮して設計され、導電体242aの膜厚は当該電気抵抗率に合わせて設定される。また、絶縁体216の膜厚は、導電体242aとほぼ同じになる。ここで、導電体242aの設計が許す範囲で導電体242aおよび絶縁体216の膜厚を薄くすることが好ましい。絶縁体216の膜厚を薄くすることで、絶縁体216中に含まれる水素などの不純物の絶対量を低減できるため、当該不純物が酸化物230に拡散するのを低減することができる。

[0196]

なお、図5Bでは、導電体242aは、導電体242a1、および導電体242a2を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体242aは、単層、または3層以上の積層構造として設ける構成にしてもよい。

[0197]

なお、導電体242aは、実施の形態1で説明した導電体42aに対応する。よって、導電体242aの材料、および構成などは、実施の形態1で説明した導電体42aの内容を参酌できる。

[0198]

導電体242bは、酸化物230と重畳する。より具体的には、導電体242bは酸化物230cの上面に接して設けられる。

[0199]

導電体242bとしては、例えば、タンタルを含む窒化物、チタンを含む窒化物、モリブデンを含む窒化物、タングステンを含む窒化物、タンタルおよびアルミニウムを含む窒化物、チタンおよびアルミニウムを含む窒化物などを用いることが好ましい。本発明の一態様においては、タンタルを含む窒化物が特に好ましい。また、例えば、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いてもよい。これらの材料は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。

[0200]

なお、図5Bでは、導電体242bを単層とする構成について示したが、本発明はこれに限られず、導電体242bを2層以上の積層構造としてもよい。例えば、導電体242bは、酸化物230c上の導電体242bの下層と、導電体242bの上層との2層積層構造にしてもよい。

[0201]

導電体242bの下層は、酸化しにくい特性を有する導電性材料で構成されることが好ましい。これにより、導電体242bの下層が酸化し、導電体242bの導電率が低下するのを抑制できる。なお、導電体242bの下層は、水素を吸い取りやすい（抜き取りやすい）特性を有してもよい。これにより、酸化物230の水素が導電体242bの下層へ拡散し、酸化物230の水素濃度を低減できる。よって、トランジスタ200に安定した電気特性を付与することができる。

[0202]

導電体242bの上層は、導電体242bの下層よりも、導電性の高い導電性材料で構成されることが好ましい。この場合、導電体242bの上層は、少なくとも一部において、導電体242bの下層よりも導電性が高い領域を有していればよい。また、導電体242bの上層は、導電体242bの下層よりも、抵抗率が低い導電性材料で構成されることが好ましい。これにより、配線遅延を抑制した半導体装置を作製することができる。

[0203]

なお、導電体242bの上層は、水素を吸い取りやすい特性を有してもよい。これにより、導電体242bの下層に吸い取られた水素が、導電体242bの上層にも拡散し、酸化物230中の水素濃度をより低減することができる。よって、トランジスタ200に安定した電気特性を付与することができる。

[0204]

ここで、導電体242bの下層、及び導電体242bの上層は、構成する元素が同じで、かつ、化学組成の異なる導電性材料を用いることが好ましい。このとき、導電体242bの下層と導電体242bの上層とを、大気環境にさらさずに連続して成膜することができる。大気開放せずに成膜することで、導電体242bの下層表面に大気環境からの不純物または水分が付着することを防ぐことができ、導電体242bの下層と導電体242bの上層との界面近傍を清浄に保つことができ

る。

[0205]

また、導電体242bの下層に、タンタルに対する窒素の原子数比が高い、タンタルを含む窒化物を用い、導電体242bの上層に、タンタルに対する窒素の原子数比が低い、タンタルを含む窒化物を用いることが好ましい。例えば、導電体242bの下層として、タンタルに対する窒素の原子数比が1.0以上2.0以下、好ましくは1.1以上1.8以下、より好ましくは1.2以上1.5以下のタンタルを含む窒化物を用いる。また、例えば、導電体242bの上層として、タンタルに対する窒素の原子数比が0.3以上1.5以下、好ましくは0.5以上1.3以下、より好ましくは0.6以上1.0以下のタンタルを含む窒化物を用いる。

[0206]

タンタルを含む窒化物において、タンタルに対する窒素の原子数比を高くすることで、タンタルを含む窒化物の酸化を抑制できる。また、タンタルを含む窒化物の耐酸化性を高めることができる。また、タンタルを含む窒化物中への酸素の拡散を抑制できる。よって、タンタルに対する窒素の原子数比が高い、タンタルを含む窒化物を導電体242bの下層に用いることが好ましい。これにより、導電体242bの下層と酸化物230との間に酸化層が形成されるのを防ぐことができる、または酸化層の膜厚を薄くすることができる。

[0207]

また、タンタルを含む窒化物において、タンタルに対する窒素の原子数比を低くすることで、当該窒化物の抵抗率を下げるができる。よって、タンタルに対する窒素の原子数比が低い、タンタルを含む窒化物を導電体242bの上層に用いることが好ましい。これにより、配線遅延を抑制した半導体装置を作製することができる。

[0208]

なお、導電体242bにおいて、上層と下層の境界は明確に検出することが困難な場合がある。タンタルを含む窒化物を導電体242bに用いる場合、各層内で検出されるタンタル、および窒素濃度は、各層の段階的な変化に限らず、上層と下層との間の領域で連続的に変化（グラデーションともいう）していてもよい。つまり、導電体242bの、酸化物230に近い領域であるほど、タンタルに対する窒素の原子数比が高ければよい。よって、導電体242bの下方に位置する領域における、タンタルに対する窒素の原子数比は、導電体242bの上方に位置する領域における、タンタルに対する窒素の原子数比よりも高いことが好ましい。

[0209]

導電体242bの下層の膜厚は、0.1nm以上5.0nm以下、好ましくは0.5nm以上3.0nm以下、より好ましくは1.0nm以上3.0nm以下とする。この場合、導電体242bの下層は、少なくとも一部において、上記のような膜厚の領域を有していればよい。また、導電体242bの下層の膜厚は導電体242bの上層の膜厚より薄いことが好ましい。この場合、導電体242bの下層は、少なくとも一部において、導電体242bの上層より膜厚が薄い領域を有していればよい。

[0210]

なお、導電体242bの下層、及び導電体242bの上層が、構成する元素は同じで、かつ、化学組成の異なる導電性材料を用いる例について示したが、本発明はこれに限られず、導電体242bの下層と、導電体242bの上層と、は、異なる導電性材料を用いて形成されてもよい。例えば、

導電体 2 4 2 b の下層としてタンタルを含む窒化物を用い、導電体 2 4 2 b の上層としてチタンを含む窒化物を用いてもよい。

[0 2 1 1]

なお、導電体 2 4 2 b は、実施の形態 1 で説明した導電体 4 2 b に対応する。よって、導電体 2 4 2 b の材料、および構成などは、実施の形態 1 で説明した導電体 4 2 b の内容を参酌できる。

[0 2 1 2]

絶縁体 2 7 5 a は、上面視において、酸化物 2 3 0 が有する開口および導電体 2 4 2 b が有する開口の内側（酸化物 2 3 0 および導電体 2 4 2 b の中空部）に配置される。絶縁体 2 7 5 a は、ゲート絶縁体の一部として機能する。

[0 2 1 3]

絶縁体 2 7 5 b は、上面視において、酸化物 2 3 0 および導電体 2 4 2 b の円筒形状の外側に配置される。

[0 2 1 4]

詳細は後述するが、絶縁体 2 7 5 a および絶縁体 2 7 5 b は同じ工程で形成される。したがって、絶縁体 2 7 5 a および絶縁体 2 7 5 b は、同一の材料を有する。

[0 2 1 5]

絶縁体 2 7 5 a および絶縁体 2 7 5 b としては、酸素に対するバリア絶縁膜を用いることが好ましい。絶縁体 2 7 5 a および絶縁体 2 7 5 b として、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、ハフニウムおよびシリコンを含む酸化物（ハフニウムシリケート）などを用いることができる。本実施の形態では、絶縁体 2 7 5 a および絶縁体 2 7 5 b として、酸化アルミニウムを用いる。この場合、絶縁体 2 7 5 a および絶縁体 2 7 5 b は、少なくとも酸素と、アルミニウムと、を有する。

[0 2 1 6]

図 5 D に示すように、絶縁体 2 7 5 a は、酸化物 2 3 0 の開口における側面に接して設けられる。また、絶縁体 2 7 5 b は、酸化物 2 3 0 の外側の側面に接して設けられる。つまり、酸化物 2 3 0 は絶縁体 2 7 5 a および絶縁体 2 7 5 b に覆われている。これにより、熱処理などを行った際に、酸化物 2 3 0 で酸素が脱離するのを、酸素に対するバリア性を有する絶縁体 2 7 5 a および絶縁体 2 7 5 b でブロックすることができる。よって、酸化物 2 3 0 に酸素欠損が形成されるのを低減することができる。これにより、酸化物 2 3 0 に形成される、酸素欠損、および V_OH を低減できる。よって、トランジスタ 2 0 0 の電気特性を良好にし、信頼性を向上させることができる。

[0 2 1 7]

また、逆に、絶縁体 2 7 4 および絶縁体 2 5 0 a などに過剰な量の酸素が含まれていても、当該酸素が酸化物 2 3 0 に過剰に供給されるのを抑制できる。よって、酸化物 2 3 0 a および酸化物 2 3 0 c が過剰に酸化され、トランジスタ 2 0 0 のオン電流の低下、または電界効果移動度の低下を起こすのを抑制できる。

[0 2 1 8]

また、図 5 B に示すように、絶縁体 2 7 5 a は、導電体 2 4 2 b の開口における側面に接して設けられ、絶縁体 2 7 5 b は導電体 2 4 2 b の外側の側面に接して設けられる。つまり、導電体 2 4 2 b は絶縁体 2 7 5 a および絶縁体 2 7 5 b に覆われている。これにより、導電体 2 4 2 b の側面

が酸化され、当該側面に酸化膜が形成されるのを低減することができる。これにより、トランジスタ200のオン電流の低下、または電界効果移動度の低下を起こすのを抑制できる。

[0219]

絶縁体275aおよび絶縁体275bとして酸化アルミニウムを用いる場合、酸化物230bの、絶縁体275aと接する領域およびその近傍、ならびに絶縁体275bと接する領域およびその近傍にアルミニウムが添加される場合がある。例えば、酸化物230bとしてIGZOを用いる場合、酸化物230bの、絶縁体275aと接する領域およびその近傍、ならびに絶縁体275bと接する領域およびその近傍は、インジウムと、ガリウムと、アルミニウムと、亜鉛と、を有する場合がある。

[0220]

また、図5Bなどに示すように、酸化物230bの開口における側面に接して、酸化アルミニウムなどにより形成される絶縁体275aを設けることにより、酸化物230bと絶縁体275aの界面およびその近傍に、酸化物230bに含まれるインジウムが偏在する場合がある。これにより、酸化物230bの開口側の表面近傍が、インジウム酸化物に近い原子数比、またはIn-Zn酸化物に近い原子数比になる。このように酸化物230b、特に酸化物230bの開口側の表面近傍のインジウムの原子数比が大きくなることで、トランジスタ200の電界効果移動度を向上させることができる。

[0221]

絶縁体275aは、絶縁体250aおよび導電体260とともに、導電体242bおよび酸化物230に形成された開口内に設ける必要がある。トランジスタ200の微細化を図るにあたって、絶縁体275aの膜厚は薄いことが好ましい。絶縁体275aの膜厚は、0.1nm以上5.0nm以下、好ましくは0.5nm以上3.0nm以下、より好ましくは1.0nm以上3.0nm未満とする。この場合、絶縁体275aは、少なくとも一部において、上記のような膜厚の領域を有していればよい。また、絶縁体275aの膜厚は絶縁体250aの膜厚より薄いことが好ましい。この場合、絶縁体275aは、少なくとも一部において、絶縁体250aより膜厚が薄い領域を有していればよい。

[0222]

絶縁体275aの膜厚を上記のように薄くするには、絶縁体275aはALD法を用いて成膜することが好ましい。ALD法は、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ALD(Thermal ALD)法、プラズマ励起されたリアクタントを用いるPEALD(Plasma Enhanced ALD)法などがある。PEALD法では、プラズマを利用することで、より低温での成膜が可能となり好ましい場合がある。

[0223]

ALD法は、一層ずつ原子を堆積することができるため、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホールなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、低温での成膜が可能、などの効果がある。よって、絶縁体275aを導電体242bおよび酸化物230に形成された開口の側面などに被覆性良く、上記のような薄い膜厚で成膜することができる。

[0224]

なお、ALD法で用いるプリカーサには炭素などを含むものがある。このため、ALD法により設けられた膜は、他の成膜方法により設けられた膜と比較して、炭素などの不純物を多く含む場合

がある。なお、不純物の定量は、二次イオン質量分析法（SIMS：Secondary Ion Mass Spectrometry）、X線光電子分光法（XPS：X-ray Photoelectron Spectroscopy）、またはオージェ電子分光法（AES：Auger Electron Spectroscopy）を用いて行うことができる。

[0225]

上述したように、絶縁体275aおよび絶縁体275bは同じ工程で形成される。したがって、絶縁体275bの膜厚は、絶縁体275aの膜厚と等しくなる。

[0226]

絶縁体250aは、絶縁体275aの凹部に配置される。絶縁体250aは、ゲート絶縁体の一部として機能する。

[0227]

絶縁体250bは、絶縁体275bの上面に接して配置される。

[0228]

詳細は後述するが、絶縁体250aおよび絶縁体250bは同じ工程で形成される。したがって、絶縁体250aおよび絶縁体250bは、同一の材料を有する。

[0229]

絶縁体250aおよび絶縁体250bは、酸素の拡散を抑制する機能を有する絶縁体を用いることが好ましい。このような構成にすることで、酸化物230に含まれる酸素による導電体260の酸化を抑制できる。例えば、絶縁体250aおよび絶縁体250bは、アルミニウムおよびハフニウム的一方または双方の酸化物を含む絶縁体を用いるとよい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、またはハフニウムおよびシリコンを含む酸化物（ハフニウムシリケート）などを用いることができる。

[0230]

また、絶縁体250aおよび絶縁体250bは、高誘電率（high-k）材料を用いてもよい。このとき、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（EOT）の薄膜化が可能となる。よって、ゲート絶縁体の絶縁耐圧を高くすることができる。

[0231]

また、絶縁体250aおよび絶縁体250bは、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコンなどを用いてもよい。

[0232]

本実施の形態では、絶縁体250aおよび絶縁体250bとして、酸化ハフニウムを用いる。この場合、絶縁体250aおよび絶縁体250bは、少なくとも酸素と、ハフニウムと、を有する。

[0233]

上述したように、絶縁体250aおよび絶縁体250bは同じ工程で形成される。したがって、絶縁体250bの膜厚は、絶縁体250aの膜厚と等しくなる。

[0234]

絶縁体250aおよび絶縁体275aは、実施の形態1で説明した2層積層構造の絶縁体50に対応する。よって、絶縁体250aおよび絶縁体275aの材料、および構成などは、実施の形態

1で説明した絶縁体50の内容を参酌できる。

[0235]

導電体260は、絶縁体250aの凹部に配置される。導電体260は、トランジスタ200のゲート電極として機能する。

[0236]

導電体260としては、例えば、タンタルを含む窒化物、チタンを含む窒化物、モリブデンを含む窒化物、タングステンを含む窒化物、タンタルおよびアルミニウムを含む窒化物、チタンおよびアルミニウムを含む窒化物、または窒化ルテニウムなどを用いることが好ましい。また、例えば、酸化ルテニウム、ストロンチウムとルテニウムを含む酸化物、またはランタンとニッケルを含む酸化物などを用いてもよい。これらの材料は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、導電体260と接する絶縁体250aとして酸素を含む絶縁性材料を用いる場合に好適である。

[0237]

また、導電体260は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いてもよい。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、および酸化ルテニウムなどが挙げられる。

[0238]

トランジスタ200では、導電体260は、酸化物230および導電体242bに形成されている開口を埋めるように自己整合的に形成される。

[0239]

図5Bでは、導電体260を単層とする構成について示したが、本発明はこれに限られるものではない。例えば、導電体260は、2層以上の積層構造としてもよい。

[0240]

なお、導電体260は、実施の形態1で説明した導電体60に対応する。よって、導電体260の材料、および構成などは、実施の形態1で説明した導電体60の内容を参酌できる。

[0241]

導電体246は、導電体242b上に配置される。また、導電体246は、導電体242bの上面の少なくとも一部に接して配置される。また、導電体246は、導電体242bと重畳する領域に凸型の形状部を有する。導電体246は配線として機能する。

[0242]

導電体246は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体246は、積層構造としてもよく、例えば、チタン、または窒化チタンと上記導電性材料との積層としてもよい。

[0243]

なお、導電体246は、実施の形態1で説明した導電体46に対応する。よって、導電体246の材料、および構成などは、実施の形態1で説明した導電体46の内容を参酌できる。

[0244]

導電体262は、導電体260上に配置される。また、導電体262は、導電体260の上面に

接して配置される。導電体262は配線として機能する。

[0245]

導電体262は、導電体262aと、導電体262aの上に配置された導電体262bと、を有することが好ましい。例えば、導電体262aは、導電体262bの底面および側面を包むように配置されることが好ましい。また、図5Bに示すように、導電体262の上面は、絶縁体285の上面と高さが概略一致している。なお、図5Bでは、導電体262は、導電体262aと導電体262bの2層構造として示しているが、単層構造でもよいし、3層以上の積層構造であってもよい。

[0246]

導電体262aは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。

[0247]

また、導電体262aが酸素の拡散を抑制する機能を有することにより、絶縁体285に含まれる酸素により、導電体262bが酸化して導電率が低下することを抑制できる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。

[0248]

また、導電体262は配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、導電体262bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体262bは積層構造としてもよく、例えば、チタン、または窒化チタンと上記導電性材料との積層構造としてもよい。

[0249]

なお、導電体262は、実施の形態1で説明した導電体62に対応する。よって、導電体262の材料、および構成などは、実施の形態1で説明した導電体62の内容を参酌できる。

[0250]

<半導体装置の構成材料>

以下では、半導体装置に用いることができる構成材料について説明する。

[0251]

[基板]

トランジスタ200を形成する基板としては、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムを材料とした半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、SOI（Silicon On Insulator）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁

体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。

[0252]

[絶縁体]

絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。

[0253]

例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、h i g h - k 材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減できる。したがって、絶縁体の機能に応じて、材料を選択するとよい。

[0254]

また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。

[0255]

また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などがある。

[0256]

また、金属酸化物を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどの金属酸化物、窒化アルミニウム、窒化酸化シリコン、窒化シリコンなどの金属窒化物を用いることができる。

[0257]

また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物230と接する構造とすることで、酸化物230が有する酸素欠損を補償することができる。

[0258]

[導電体]

導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。

[0259]

また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。

[0260]

なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。

[0261]

特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。

[0262]

[金属酸化物]

酸化物230として、半導体として機能する金属酸化物（酸化物半導体）を用いることが好ましい。以下では、本発明に係る酸化物230に適用可能な金属酸化物について説明する。

[0263]

酸化物半導体の結晶構造としては、アモルファス (completely amorphous を含む)、CAAC (c-axis-aligned crystalline)、nc (nanocrystalline)、単結晶 (single crystal)、および多結晶 (polycrystal) 等が挙げられる。

[0264]

なお、膜または基板の結晶構造は、X線回折 (XRD: X-Ray Diffraction) スペクトルを用いて評価することができる。例えば、GIXD (Grazing-Incidence XRD) 測定で得られるXRDスペクトルを用いて評価することができる。なお、GIXD法は、薄膜法またはSeemann-Bohlin法ともいう。また、以下では、GIXD測定で得られるXRDスペクトルを、単に、XRDスペクトルと記す場合がある。

[0265]

例えば、石英ガラス基板では、XRDスペクトルのピークの形状がほぼ左右対称である。一方で、結晶構造を有するIn-Ga-Zn酸化物膜では、XRDスペクトルのピークの形状が左右非対称である。XRDスペクトルのピークの形状が左右非対称であることは、膜中または基板中の結晶の存在を明示している。別言すると、XRDスペクトルのピークの形状で左右対称でないと、膜または基板は非晶質状態であるとは言えない。

[0266]

また、膜または基板の結晶構造は、極微電子線回折法 (NBED: Nano Beam Electron Diffraction) によって観察される回折パターン (極微電子線回折パターンともいう) にて評価することができる。例えば、石英ガラス基板の回折パターンでは、ハローが観察され、石英ガラスは、非晶質状態であることが確認できる。また、室温成膜したIn-Ga-Zn酸化物膜の回折パターンでは、ハローではなく、スポット状のパターンが観察される。このため、室温成膜したIn-Ga-Zn酸化物膜は、単結晶または多結晶でもなく、非晶質状態でもない、中間状態であり、非晶質状態であると結論することはできないと推定される。

[0267]

なお、酸化物半導体は、構造に着目した場合、上記とは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のCAAC-OS、及びnc-OSがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体 (a-like OS: amorphous-like oxide semiconductor)、非晶質酸化物半導体、などが含まれる。

[0268]

ここで、上述のCAAC-OS、nc-OS、及びa-like OSの詳細について、説明を行う。

[0269]

<<CAAC-OS>>

CAAC-OSは、複数の結晶領域を有し、当該複数の結晶領域はc軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、CAAC-OS膜の厚さ方向、CAAC-OS膜の被形成面の法線方向、またはCAAC-OS膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格

子配列の揃った領域でもある。さらに、CAAC-OSは、a-b面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、CAAC-OSは、c軸配向し、a-b面方向には明らかな配向をしていない酸化物半導体である。

[0270]

なお、上記複数の結晶領域のそれぞれは、1つまたは複数の微小な結晶（最大径が10nm未満である結晶）で構成される。結晶領域が1つの微小な結晶で構成されている場合、当該結晶領域の最大径は10nm未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の最大径は、数十nm程度となる場合がある。

[0271]

また、In-Ga-Zn酸化物において、CAAC-OSは、インジウム(In)、及び酸素を有する層（以下、In層）と、ガリウム(Ga)、亜鉛(Zn)、及び酸素を有する層（以下、(Ga, Zn)層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムとガリウムは、互いに置換可能である。よって、(Ga, Zn)層にはインジウムが含まれる場合がある。また、In層にはガリウムが含まれる場合がある。なお、In層には亜鉛が含まれる場合もある。当該層状構造は、例えば、高分解能TEM(Transmission Electron Microscope)像において、格子像として観察される。

[0272]

CAAC-OS膜に対し、例えば、XRD装置を用いて構造解析を行うと、 $\theta/2\theta$ スキャンを用いたOut-of-plane XRD測定では、c軸配向を示すピークが $2\theta=31^\circ$ またはその近傍に検出される。なお、c軸配向を示すピークの位置(2θ の値)は、CAAC-OSを構成する金属元素の種類、組成などにより変動する場合がある。

[0273]

また、例えば、CAAC-OS膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう）を対称中心として、点対称の位置に観測される。

[0274]

上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形などの格子配列を有する場合がある。なお、CAAC-OSにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、CAAC-OSが、a-b面方向において酸素原子の配列が稠密でないこと、金属原子が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。

[0275]

なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下などを引き起こす可能性が高い。よって、明確な結晶粒界が確認されないCAAC-OSは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、CAAC-OSを構

成するには、Znを有する構成が好ましい。例えば、In-Zn酸化物、及びIn-Ga-Zn酸化物は、In酸化物よりも結晶粒界の発生を抑制できるため好適である。

[0276]

CAAC-OSは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、CAAC-OSは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入、欠陥の生成などによって低下する場合があるため、CAAC-OSは不純物および欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、CAAC-OSを有する酸化物半導体は、物理的性質が安定する。そのため、CAAC-OSを有する酸化物半導体は熱に強く、信頼性が高い。また、CAAC-OSは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、チャネル形成領域に金属酸化物を有するトランジスタ（OSTランジスタと呼ぶ場合がある）にCAAC-OSを用いると、製造工程の自由度を広げることが可能となる。

[0277]

<<nc-OS>>

nc-OSは、微小な領域（例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域）において原子配列に周期性を有する。別言すると、nc-OSは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、1nm以上10nm以下、特に1nm以上3nm以下であることから、当該微小な結晶をナノ結晶ともいう。また、nc-OSは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc-OSは、分析方法によっては、a-like OSまたは非晶質酸化物半導体と区別が付かない場合がある。例えば、nc-OS膜に対し、XRD装置を用いて構造解析を行うと、 $\theta/2\theta$ スキャンを用いたOut-of-plane XRD測定では、結晶性を示すピークが検出されない。また、nc-OS膜に対し、ナノ結晶よりも大きいプローブ径（例えば50nm以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう）を行うと、ハローパターンのような回折パターンが観測される。一方、nc-OS膜に対し、ナノ結晶の大きさと近いナノ結晶より小さいプローブ径（例えば1nm以上30nm以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。

[0278]

<<a-like OS>>

a-like OSは、nc-OSと非晶質酸化物半導体との間の構造を有する酸化物半導体である。a-like OSは、鬆又は低密度領域を有する。即ち、a-like OSは、nc-OS及びCAAC-OSと比べて、結晶性が低い。また、a-like OSは、nc-OS及びCAAC-OSと比べて、膜中の水素濃度が高い。

[0279]

酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、a-like OS、nc-OS、CAAC-OSのうち、二種以上を有していてもよい。

[0280]

<<酸化物半導体を有するトランジスタ>>

続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。

[0281]

上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。

[0282]

トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は $1 \times 10^{17} \text{ cm}^{-3}$ 以下、好ましくは $1 \times 10^{15} \text{ cm}^{-3}$ 以下、さらに好ましくは $1 \times 10^{13} \text{ cm}^{-3}$ 以下、より好ましくは $1 \times 10^{11} \text{ cm}^{-3}$ 以下、さらに好ましくは $1 \times 10^{10} \text{ cm}^{-3}$ 未満であり、 $1 \times 10^{-9} \text{ cm}^{-3}$ 以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ場合がある。

[0283]

また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。

[0284]

また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。

[0285]

従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。なお、酸化物半導体中の不純物とは、例えば、酸化物半導体を構成する主成分以外をいう。例えば、濃度が0.1原子%未満の元素は不純物と言える。また、酸化物半導体における主成分とは、例えば、当該酸化物半導体に1原子%以上含まれる元素をいう。

[0286]

<<不純物>>

ここで、酸化物半導体中における各不純物の影響について説明する。

[0287]

酸化物半導体において、第14族元素の一つであるシリコンまたは炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体中のシリコンまたは炭素の濃度（二次イオン質量分析法（SIMS: Secondary Ion Mass Spectrometry）により得られる濃度）を、 $2 \times 10^{18} \text{ atoms/cm}^3$ 以下、好ましくは $2 \times 10^{17} \text{ atoms/cm}^3$ 以下とする。

[0288]

また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物

半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、SIMSにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、 $1 \times 10^{18} \text{ atoms/cm}^3$ 以下、好ましくは $2 \times 10^{16} \text{ atoms/cm}^3$ 以下にする。

[0289]

また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体を用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、SIMSにより得られる酸化物半導体中の窒素濃度を、 $5 \times 10^{19} \text{ atoms/cm}^3$ 未満、好ましくは $5 \times 10^{18} \text{ atoms/cm}^3$ 以下、より好ましくは $1 \times 10^{18} \text{ atoms/cm}^3$ 以下、さらに好ましくは $5 \times 10^{17} \text{ atoms/cm}^3$ 以下にする。

[0290]

また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、SIMSにより得られる酸化物半導体中の水素濃度を、 $1 \times 10^{20} \text{ atoms/cm}^3$ 未満、好ましくは $1 \times 10^{19} \text{ atoms/cm}^3$ 未満、より好ましくは $5 \times 10^{18} \text{ atoms/cm}^3$ 未満、さらに好ましくは $1 \times 10^{18} \text{ atoms/cm}^3$ 未満にする。

[0291]

不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。

[0292]

<トランジスタ200の変形例>

以下では、図6A乃至図7Bを用いて、前述のトランジスタ200と異なる構成例について説明する。

[0293]

[トランジスタ200A]

図6Aは、トランジスタ200Aを有する半導体装置の断面図である。図6Aに示すトランジスタ200Aは、図5Bに示すトランジスタ200の変形例である。

[0294]

図6Aに示すトランジスタ200Aは、酸化物230が、酸化物230aおよび酸化物230bの2層の積層構造を有する点で、図5Bに示すトランジスタ200とは異なる。

[0295]

酸化物230aは、ソース領域およびドレイン領域の一方として機能する。酸化物230bは、チャネル形成領域と、ソース領域およびドレイン領域の他方として機能する領域230bcと、を有する。

[0296]

導電体242bと酸化物230bとが接した状態で加熱処理を行う場合、導電体242b近傍の

酸化物 230b は、シート抵抗が低下することがある。また、キャリア濃度が増加することがある。したがって、導電体 242b 近傍の酸化物 230b が自己整合的に低抵抗化され、領域 230bc を形成することができる。

[0297]

[トランジスタ 200B]

図 6B は、トランジスタ 200B を有する半導体装置の断面図であり、図 6C はトランジスタ 200B が有する酸化物 230b 及びその周辺を含む領域の断面拡大図である。図 6B 及び図 6C に示すトランジスタ 200B は、図 5B に示すトランジスタ 200 の変形例である。

[0298]

図 6B に示すトランジスタ 200B は、酸化物 230 および導電体 242b の形状が図 5B に示すトランジスタ 200 とは異なる。具体的には、図 6B に示すトランジスタ 200B は、酸化物 230 および導電体 242b の側面がテーパ形状を有する点が、図 5B に示すトランジスタ 200 とは異なる。

[0299]

本明細書等において、テーパ形状とは、構造の側面の少なくとも一部が、基板面に対して傾斜して設けられている形状のことを指す。例えば、傾斜した側面と基板面とのなす角（テーパ角ともいう）が、90 度未満である領域を有する形状のことを指す。なお、構造の側面及び基板面は、必ずしも完全に平坦である必要はなく、微細な曲率を有する略平面状、又は微細な凹凸を有する略平面状であってもよい。

[0300]

図 6C に示すように、トランジスタ 200B の断面視において、酸化物 230 の開口側（絶縁体 275a 側）の側面は、テーパ角 θ のテーパ形状を有してもよい。ここで、テーパ角 θ は、酸化物 230 の開口側の側面と基板面のなす角である。ただし、テーパ角 θ の頂点から出る 2 辺の一方は、基板面に限らず、絶縁体 216 の上面、または酸化物 230a の下面などであってもよい。つまり、テーパ角 θ は、酸化物 230 の側面と、絶縁体 216 の上面または酸化物 230a の下面とのなす角としてもよい。このとき、酸化物 230 の絶縁体 275b 側の側面も、テーパ角 θ のテーパ形状を有する。

[0301]

なお、テーパ角 θ は 90 度に近いほど、導電体 260 を、酸化物 230 が有する開口のより深くに達するように設けることができる。よって、酸化物 230 の導電体 260 と重畳する領域を大きくすることができ、トランジスタの電気特性を安定にすることができる。また、トランジスタ 200B の占有面積を低減できる。例えば、テーパ角 θ は 80 度以上、85 度以上、または 87 度以上、かつ、90 度未満とする。

[0302]

上記構成においても、酸化物 230 の上面は中空円形状を有する。つまり、上記構成において、酸化物 230 は中空の円錐台形状を有する。つまり、酸化物 230 が有する円錐台形状の上底面（導電体 242b 側の面）の面積は、酸化物 230 が有する円錐台形状の下底面（絶縁体 216 側の面）の面積よりも小さい。

[0303]

トランジスタの断面視において、酸化物 230 の中空部の側面がテーパ形状を有する場合、当該

トランジスタにおいて、チャネル幅がすべての領域で同じ値とはならない。すなわち、当該トランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書等では、チャネル幅は、チャネル形成領域における、いずれか一の値、最大値、最小値または平均値とする。

[0304]

酸化物230と同様に、導電体242bの開口側（絶縁体275a側）の側面、および導電体242bの外側（絶縁体275b側）の側面は、テーパ形状を有する。なお、導電体242bの開口の側面と基板面のなす角、および導電体242bの外側の側面と基板面のなす角は、テーパ角 θ と一致または概略一致する。なお、酸化物230に用いる材料と導電体242bに用いる材料との組み合わせ、または、酸化物230および導電体242bの加工条件などによっては、導電体242bの開口の側面と基板面のなす角、および導電体242bの外側の側面と基板面のなす角は、テーパ角 θ と一致しない場合がある。

[0305]

また、導電体242bは中空の円錐台形状を有する。つまり、導電体242bが有する円錐台形状の上底面（導電体246側の面）の面積は、導電体242bが有する円錐台形状の下底面（酸化物230側の面）の面積よりも小さい。

[0306]

[トランジスタ200C]

図7Aは、トランジスタ200Cを有する半導体装置の断面図である。図7Aに示すトランジスタ200Cは、図5Bに示すトランジスタ200の変形例である。

[0307]

図7Aに示すトランジスタ200Cは、絶縁体254aおよび絶縁体254bを有する点で、図5Bに示すトランジスタ200とは異なる。

[0308]

絶縁体254aは、絶縁体250aと導電体260との間に位置する。具体的には、絶縁体254aは、絶縁体250aの凹部に設けられている。また、導電体260の側面の一部及び底面に接して設けられている。このような構成において、絶縁体254aは、凹部を有するともいえる。また、絶縁体254aの最上部は、絶縁体275aの最上部、および絶縁体250aの最上部と高さが一致または概略一致する。

[0309]

絶縁体254aはゲート絶縁体の一部として機能する。絶縁体254aとしては、水素に対するバリア絶縁膜を用いることが好ましい。これにより、導電体260に含まれる水素などの不純物が、酸化物230bに拡散するのを防ぐことができる。絶縁体254aとしては、上述の絶縁体277に用いることができる絶縁体を用いればよい。例えば、絶縁体254aとしてPEALD法で成膜した窒化シリコンを用いればよい。この場合、絶縁体254aは、少なくとも窒素と、シリコンと、を有する。

[0310]

また、絶縁体254aが、さらに酸素に対するバリア性を有してもよい。これにより、絶縁体250aに含まれる酸素が、導電体260へ拡散するのを抑制できる。

[0311]

また、絶縁体254aは、絶縁体275a、絶縁体250a、および導電体260と、ともに、

酸化物 2 3 0 などに形成された開口に設ける必要がある。トランジスタの微細化を図るにあたって、絶縁体 2 5 4 a の膜厚は薄いことが好ましい。絶縁体 2 5 4 a の膜厚は、0. 1 nm 以上 5. 0 nm 以下、好ましくは 0. 5 nm 以上 3. 0 nm 以下、より好ましくは 1. 0 nm 以上 3. 0 nm 以下とする。この場合、絶縁体 2 5 4 a は、少なくとも一部において、上記のような膜厚の領域を有していればよい。また、絶縁体 2 5 4 a の膜厚は絶縁体 2 5 0 a の膜厚より薄いことが好ましい。この場合、絶縁体 2 5 4 a は、少なくとも一部において、絶縁体 2 5 0 a より膜厚が薄い領域を有していればよい。

[0 3 1 2]

絶縁体 2 5 4 b は、上面視において、酸化物 2 3 0 および導電体 2 4 2 b の外側（絶縁体 2 7 5 b 側）に配置される。また、絶縁体 2 5 4 b は、絶縁体 2 5 0 b と絶縁体 2 7 4 との間に位置する。具体的には、絶縁体 2 5 4 b は、絶縁体 2 5 0 b の上面に接して設けられている。また、絶縁体 2 7 4 の側面及び底面に接して設けられている。

[0 3 1 3]

絶縁体 2 5 4 a および絶縁体 2 5 4 b は同じ工程で形成される。したがって、絶縁体 2 5 4 a および絶縁体 2 5 4 b は、同一の材料を有する。また、絶縁体 2 5 4 a および絶縁体 2 5 4 b は、膜厚が等しくなる。

[0 3 1 4]

なお、本発明の一態様の半導体装置においては、導電体 2 6 2 の側面に接するように絶縁体を設けてもよい。また、導電体 2 4 2 a および絶縁体 2 1 6 の下方に絶縁体を設けてもよい。

[0 3 1 5]

図 7 B は、トランジスタ 2 0 0 C を有する半導体装置の断面図である。図 7 B に示す半導体装置は、絶縁体 2 4 7 および絶縁体 2 1 2 を有する点で、図 7 A に示す半導体装置と異なる。

[0 3 1 6]

絶縁体 2 4 7 は、導電体 2 6 2 と、絶縁体 2 7 7、絶縁体 2 7 8（図 7 B には図示せず）、及び絶縁体 2 8 5 との間に位置する。また、絶縁体 2 4 7 は、導電体 2 6 2 の側面に接するように設けられている。

[0 3 1 7]

絶縁体 2 4 7 は、水、水素などの不純物が、導電体 2 6 2 に拡散するのを抑制するバリア絶縁膜として機能することが好ましい。これにより、絶縁体 2 8 5 に含まれる水素などの不純物が、導電体 2 6 2 を介して、酸化物 2 3 0 b に拡散するのを抑制できる。絶縁体 2 4 7 としては、上述の絶縁体 2 7 7 に用いることができる絶縁体を用いればよい。例えば、絶縁体 2 4 7 として P E A L D 法で成膜した窒化シリコンを用いればよい。この場合、絶縁体 2 4 7 は、少なくとも窒素と、シリコンと、を有する。

[0 3 1 8]

なお、絶縁体 2 4 7 と同一材料からなる絶縁体が、導電体 2 6 0 の絶縁体 2 7 6 から露出した領域の側面を覆うように形成される場合がある。

[0 3 1 9]

絶縁体 2 1 2 は、基板（図示せず）上に設けられ、絶縁体 2 1 6 および導電体 2 4 2 a の下方に設けられる。

[0 3 2 0]

絶縁体 2 1 2 は層間膜として機能する。絶縁体 2 1 2 は、水、水素などの不純物が、基板側からトランジスタ 2 0 0 に拡散するのを抑制するバリア絶縁膜として機能することが好ましい。絶縁体 2 1 2 としては、上述の絶縁体 2 7 7 に用いることができる絶縁体を用いればよい。例えば、絶縁体 2 1 2 としては、窒化シリコンまたは窒化酸化シリコンなどの、シリコンを含む窒化物を用いることが好ましい。具体的には、絶縁体 2 1 2 としてスパッタリング法で成膜された窒化シリコンを用いればよい。絶縁体 2 1 2 をスパッタリング法で成膜することで、密度が高い窒化シリコンを形成することができる。また、絶縁体 2 1 2 として、スパッタリング法で成膜された窒化シリコンの上に、さらに、P E A L D 法または、C V D 法で成膜された窒化シリコンを積層してもよい。

[0 3 2 1]

以上が、半導体装置の構成例、および半導体装置が有するトランジスタの構成例についての説明である。

[0 3 2 2]

< 半導体装置の作製方法 >

次に、図 5 A 乃至図 5 C に示す、本発明の一態様である半導体装置の作製方法を、図 8 A 乃至図 1 6 B を用いて説明する。

[0 3 2 3]

各図の A、及び各図の C は、上面図を示す。また、各図の B は、各図の A に A 1 - A 2 の一点鎖線で示す部位に対応する断面図である。また、図 1 2 B 1 は、図 1 2 A に A 1 - A 2 の一点鎖線で示す部位に対応する断面図である。また、図 1 2 B 2 は、図 1 2 A に A 3 - A 4 の一点鎖線で示す部位に対応する断面図である。また、各図の D は、各図の C に A 1 - A 2 の一点鎖線で示す部位に対応する断面図である。なお、各図の A、及び各図の C の上面図では、図の明瞭化のために一部の要素を省いている。

[0 3 2 4]

以下において、絶縁体を形成するための絶縁性材料、導電体を形成するための導電性材料、または半導体を形成するための半導体材料は、スパッタリング法、C V D 法、M B E 法、P L D 法、または A L D 法などを適宜用いて成膜することができる。

[0 3 2 5]

なお、スパッタリング法にはスパッタリング用電源に高周波電源を用いる R F スパッタリング法、および直流電源を用いる D C スパッタリング法がある。D C スパッタリング法には、さらにパルス的に電極に印加する電圧を変化させるパルス D C スパッタリング法がある。R F スパッタリング法は主に絶縁膜を成膜する場合に用いられ、D C スパッタリング法は主に金属導電膜を成膜する場合に用いられる。また、パルス D C スパッタリング法は、主に、酸化物、窒化物、炭化物などの化合物をリアクティブスパッタリング法で成膜する際に用いられる。

[0 3 2 6]

なお、C V D 法は、プラズマを利用するプラズマ C V D (P E C V D) 法、熱を利用する熱 C V D (T C V D : T h e r m a l C V D) 法、または光を利用する光 C V D (P h o t o C V D) 法などに分類できる。さらに用いる原料ガスによって金属 C V D (M C V D : M e t a l C V D) 法、または有機金属 C V D (M O C V D : M e t a l O r g a n i c C V D) 法に分けることができる。

[0 3 2 7]

プラズマCVD法は、比較的低温で高品質の膜が得られる。また、熱CVD法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、および素子（トランジスタ、および容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、および素子などが破壊される場合がある。一方、プラズマを用いない熱CVD法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱CVD法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。

[0328]

また、ALD法としては、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ALD法、またはプラズマ励起されたリアクタントを用いるPEALD法などを用いることができる。

[0329]

CVD法およびALD法は、ターゲットなどから放出される粒子が堆積するスパッタリング法とは異なる。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ALD法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ALD法は、比較的成膜速度が遅いため、成膜速度の速いCVD法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。

[0330]

また、CVD法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。例えば、CVD法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送または圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。

[0331]

また、ALD法では、異なる複数種のプリカーサを同時に導入することで任意の組成の膜を成膜することができる。または、異なる複数種のプリカーサを導入する場合、各プリカーサのサイクル数を制御することで任意の組成の膜を成膜することができる。

[0332]

まず、基板（図示しない）を準備し、当該基板上に絶縁体216を成膜する。絶縁体216の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体216中の水素濃度を低減できる。ただし、絶縁体216の成膜は、スパッタリング法に限られるものではなく、CVD法、MBE法、PLD法、またはALD法などを適宜用いてもよい。

[0333]

本実施の形態では、絶縁体216として、酸素ガスを含む雰囲気中でシリコンターゲットを用いて、パルスDCスパッタリング法で酸化シリコンを成膜する。パルスDCスパッタリング法を用いることで、膜厚分布をより均一にし、スパッタレート、および膜質を向上することができる。

[0334]

なお、図7Bに示す絶縁体212を設ける場合、絶縁体212、および絶縁体216は、大気に暴露することなく連続して成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。これにより、絶縁体212、および絶縁体216を、膜中の水素を低減して成膜し、さらに、各成膜工程の合間に膜中に水素が混入するのを低減することができる。

[0335]

次に、絶縁体216に開口を形成する。開口とは、例えば、溝、およびスリットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。

[0336]

ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（CCP：Capacitively Coupled Plasma）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電圧を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電圧を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電圧を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電圧を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ICP：Inductively Coupled Plasma）エッチング装置などを用いることができる。

[0337]

なお、絶縁体216をエッチングして開口を形成する際のエッチングストップ膜として機能する絶縁体を、絶縁体216の下面と接して設けることが好ましい。例えば、開口を形成する絶縁体216に酸化シリコンまたは酸化窒化シリコンを用いた場合は、当該絶縁体は窒化シリコン、酸化アルミニウム、または酸化ハフニウムを用いるとよい。例えば、当該絶縁体として、図7Bに示す絶縁体212を設けてもよい。別言すると、絶縁体212が当該機能を有するとよい。

[0338]

開口の形成後に、導電体242a1となる導電膜を成膜する。当該導電膜は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。例えば、窒化タンタル、窒化タングステン、または窒化チタンなどを用いることができる。または、酸素の透過を抑制する機能を有する導電体と、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、またはモリブデントングステン合金との積層膜とすることができる。当該導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。

[0339]

本実施の形態では、導電体242a1となる導電膜として窒化チタン膜を成膜する。このような金属窒化物を導電体242a2の下層に用いることにより、絶縁体216などによって、導電体242a2が酸化されるのを抑制できる。また、導電体242a2として銅などの拡散しやすい金属を用いても、当該金属が導電体242a1から外に拡散するのを防ぐことができる。

[0340]

次に、導電体242a2となる導電膜を成膜する。当該導電膜としては、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、またはモリブデントングステン合金などを用いることができる。当該導電膜の成膜は、メッキ法、スパッタリング法、CVD法、MBE法、PLD法、

またはALD法などを用いて行うことができる。本実施の形態では、当該導電膜として、タングステン膜を成膜する。

[0341]

次に、CMP処理を行うことで、導電体242a1となる導電膜および導電体242a2となる導電膜の一部を除去し、絶縁体216を露出する(図8A及び図8B参照)。その結果、絶縁体216に形成される開口部のみに、導電体242a1および導電体242a2が残存することで、導電体242a(導電体242a1および導電体242a2)が形成される。なお、当該CMP処理により、絶縁体216の一部が除去される場合がある。

[0342]

次に、絶縁体216上、および導電体242a上に、酸化膜230A、酸化膜230B、酸化膜230Cを順に成膜する(図8A及び図8B参照)。なお、酸化膜230A、酸化膜230B、および酸化膜230Cは、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化膜230A上、酸化膜230B上、および酸化膜230C上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化膜230Aと酸化膜230Bとの界面およびその近傍、ならびに酸化膜230Bと酸化膜230Cとの界面およびその近傍を清浄に保つことができる。

[0343]

酸化膜230A、酸化膜230B、および酸化膜230Cの成膜はスパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。

[0344]

例えば、酸化膜230A、酸化膜230B、および酸化膜230Cをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と貴ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、上記のIn-M-Zn酸化物などのターゲットを用いることができる。

[0345]

なお、酸化膜230Aとして窒素が添加された金属酸化膜をスパッタリング法によって成膜する場合、スパッタリングガスに窒素ガスを含めて成膜することにより、ターゲットが窒素を含まない構成であっても、窒素が添加された金属酸化膜を成膜することができる。窒素ガスを添加して金属酸化膜を成膜する場合、窒素流量比が大きいほど、金属酸化膜のキャリア移動度を高めることができる。

[0346]

窒素流量比は、酸化物230aおよび酸化物230cに求める特性に合わせて、10%以上100%以下の範囲で適宜設定することができる。このとき、例えば、スパッタリングガスを窒素ガスとアルゴンガスの混合ガスにすることができる。また、スパッタリングガスを、窒素ガスと酸素ガスの混合ガスとしてもよいし、窒素ガスと酸素ガスとアルゴンガスの混合ガスとしてもよい。

[0347]

なお、ターゲットとして窒素を含むターゲットを用いる場合には、窒素が添加された金属酸化膜を成膜する場合でも、スパッタリングガスとして窒素を用いない構成にすることができる。

[0348]

酸化膜 230A のスパッタリングガスに酸素ガスが含まれる場合、スパッタリングガスに含まれる酸素の一部が絶縁体 216 に供給される場合がある。したがって、当該スパッタリングガスに含まれる酸素の割合は 70% 以上、好ましくは 80% 以上、より好ましくは 100% としてもよい。

[0349]

上記のスパッタリングガスは、高純度化されていることが好ましい。例えば、スパッタリングガスとして用いる酸素ガス、窒素ガスまたはアルゴンガスは、露点が -40°C 以下、好ましくは -80°C 以下、より好ましくは -100°C 以下、より好ましくは -120°C 以下にまで高純度化したガスを用いることで金属酸化膜に水分等が取り込まれることを可能な限り防ぐことができる。

[0350]

酸化膜 230B をスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を、30% を超えて 100% 以下、好ましくは 70% 以上 100% 以下として成膜すると、酸素過剰型の酸化物半導体が形成される。酸素過剰型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い信頼性が得られる。ただし、本発明の一態様はこれに限定されない。酸化膜 230B をスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を 1% 以上 30% 以下、好ましくは 5% 以上 20% 以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い電界効果移動度が得られる。また、基板を加熱しながら成膜を行うことによって、当該酸化膜の結晶性を向上させることができる。

[0351]

酸化膜 230C の成膜方法は、酸化膜 230A の成膜方法を参酌できる。

[0352]

なお、酸化膜 230A、酸化膜 230B、および酸化膜 230C を、大気に暴露することなく、スパッタリング法で成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。これにより、酸化膜 230A、酸化膜 230B、および酸化膜 230C について、各成膜工程の合間に膜中に水素が混入するのを低減することができる。

[0353]

また、酸化膜 230A および酸化膜 230C として窒素が添加された金属酸化膜をスパッタリング法によって成膜し、酸化膜 230B として金属酸化膜をスパッタリング法によって成膜する場合、酸化膜 230A を成膜した後、スパッタリング装置に導入するガスの種類を切り替えることで、即ち窒素の導入を停止することで、酸化膜 230B を成膜する。さらに、酸化膜 230B を成膜した後、スパッタリング装置に導入するガスの種類を切り替えることで、即ち窒素を導入することで、酸化膜 230C を成膜する。これにより、酸化膜 230A、酸化膜 230B、および酸化膜 230C を成膜することが連続的に可能であり、量産性に優れている。

[0354]

酸化膜 230A、酸化膜 230B、および酸化膜 230C の成膜は、ALD 法を用いて行ってもよい。ALD 法を用いることで、厚さの均一な膜を形成することができる。また、PEALD 法を用いることで、熱 ALD 法に比べて低温で酸化膜 230A、酸化膜 230B、および酸化膜 230C を形成することができる。

[0355]

本実施の形態では、酸化膜 230A および酸化膜 230C として、スパッタリング法によって、

窒素が添加された金属酸化膜を成膜する。また、酸化膜230Bとして、スパッタリング法によって、 $\text{In}:\text{Ga}:\text{Zn}=4:2:4.1$ [原子数比] の酸化物ターゲット、 $\text{In}:\text{Ga}:\text{Zn}=1:1:1$ [原子数比] の酸化物ターゲット、 $\text{In}:\text{Ga}:\text{Zn}=1:1:1.2$ [原子数比] の酸化物ターゲット、または $\text{In}:\text{Ga}:\text{Zn}=1:1:2$ [原子数比] の酸化物ターゲットを用いて成膜する。なお、各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化膜230a、酸化膜230b、および酸化膜230cに求める特性に合わせて形成するとよい。

[0356]

次に、加熱処理を行うことが好ましい。加熱処理は、酸化膜230A、酸化膜230B、および酸化膜230Cが多結晶化しない温度範囲で行えばよく、 250°C 以上 650°C 以下、好ましくは 400°C 以上 600°C 以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを 10ppm 以上、 1% 以上、もしくは 10% 以上含む雰囲気で行う。例えば、窒素ガスと酸素ガスの混合雰囲気で行う場合、酸素ガスを 20% 程度にすればよい。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で行った後に、脱離した酸素を補うために酸化性ガスを 10ppm 以上、 1% 以上、または 10% 以上含む雰囲気で行ってもよい。

[0357]

また、上記加熱処理で用いるガスは、高純度化されていることが好ましい。例えば、上記加熱処理で用いるガスに含まれる水分量が 1ppb 以下、好ましくは 0.1ppb 以下、より好ましくは 0.05ppb 以下にすればよい。高純度化されたガスを用いて加熱処理を行うことで、酸化膜230A、酸化膜230B、および酸化膜230Cなどに水分等が取り込まれることを可能な限り防ぐことができる。

[0358]

本実施の形態では、加熱処理として、窒素ガスと酸素ガスの流量比を $4:1$ として、 400°C の温度で1時間の処理を行う。このような酸素ガスを含む加熱処理によって、酸化膜230B中の炭素、水、および水素などの不純物を低減できる。このように膜中の不純物を低減することで、酸化膜230Bの結晶性を向上させ、より密度の高い、緻密な構造にすることができる。これにより、酸化膜230B中の結晶領域を増大させ、酸化膜230Bにおける、結晶領域の面内ばらつきを低減できる。よって、トランジスタ200の電気特性の面内ばらつきを低減できる。

[0359]

また、加熱処理を行うことで、絶縁体216中、および酸化膜230B中のそれぞれの水素濃度を低減できる。特に、酸化膜230Bは、トランジスタ200のチャネル形成領域として機能する。そのため、水素濃度が低減された酸化膜230Bを有するトランジスタ200は、良好な信頼性を有するため好ましい。

[0360]

次に、酸化膜230C上に導電膜242Bを成膜する（図8A及び図8B参照）。導電膜242Bの成膜はスパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。例えば、導電膜242Bとして、スパッタリング法を用いて窒化タンタル膜を成膜すればよい。なお、導電膜242Bの成膜前に、加熱処理を行ってもよい。当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して導電膜242Bを成膜してもよい。このような処理を行うことによって、酸化膜230Cの表面に吸着している水分および水素を除去し、さらに酸化

膜230A中、酸化膜230B中、および酸化膜230C中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、100℃以上400℃以下が好ましい。本実施の形態では、加熱処理の温度を200℃とする。

[0361]

次に、導電膜242B上に絶縁膜291Aを成膜する(図8A及び図8B参照)。絶縁膜291Aの成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。絶縁膜291Aは、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、絶縁膜291Aとして、スパッタリング法によって、酸化アルミニウム膜、または窒化シリコン膜を成膜すればよい。

[0362]

なお、導電膜242B、および絶縁膜291Aを、大気に暴露することなく、スパッタリング法で成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。これにより、導電膜242B、および絶縁膜291Aを、膜中の水素を低減して成膜し、さらに、各成膜工程の合間に膜中に水素が混入するのを低減することができる。また、絶縁膜291A上にハードマスクを設ける場合、当該ハードマスクとなる膜も大気に暴露することなく連続して成膜すればよい。

[0363]

次に、リソグラフィ法を用いて、酸化膜230A、酸化膜230B、酸化膜230C、導電膜242B、および絶縁膜291Aを中空円筒形状に加工して、酸化物230(酸化物230a、酸化物230b、および酸化物230c)、導電体242b、及び絶縁体291を形成する。ここで、酸化物230a、酸化物230b、酸化物230c、導電体242b、および絶縁体291は、少なくとも一部が導電体242aと重なるように形成する。上記加工はドライエッチング法またはウェットエッチング法を用いることができる。

[0364]

なお、リソグラフィ法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体、または絶縁体などを所望の形状に加工することができる。例えば、KrFエキシマレーザ光、ArFエキシマレーザ光、EUV光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体(例えば水)を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームまたはイオンビームを用いてもよい。なお、電子ビームまたはイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクは、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことで、除去することができる。

[0365]

さらに、レジストマスクの下に絶縁体または導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、導電膜242B上にハードマスク材料となる絶縁膜または導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。導電膜242Bなどのエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを残したまま行っても良い。後者の場合、エッチング中にレ

ジストマスクが消失することがある。導電膜242Bなどのエッチング後にハードマスクをエッチングにより除去しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。本実施の形態では、絶縁体291をハードマスクとして用いている。

[0366]

以降では、リソグラフィー法を用いて、中空円筒形状を有する、酸化物230（酸化物230a、酸化物230b、および酸化物230c）、導電体242b、及び絶縁体291を形成する方法の一例について説明する。

[0367]

まず、絶縁膜291A上にレジストマスク292を形成する（図8A及び図8B参照）。レジストマスク292は、レジストマスク292の少なくとも一部が導電体242aと重畳する領域に設けられる。

[0368]

なお、レジストマスク292の上面を円形状としているが、本発明はこれに限られるものではなく、例えば上面を楕円形状としてもよいし、三角形、および四角形などの多角形状にしてもよい。また、上面を多角形状とする場合、当該多角形状は角部が丸みを帯びてもよい。

[0369]

レジストマスク292は、例えば、マスクを介してレジストを露光し、露光された領域を、現像液を用いて除去または残存させることで形成することができる。なお、レジストマスク292を酸素プラズマによる等方性エッチングにより、シュリンクしてもよい。レジストマスクのシュリンクを、レジストスリミング、またはレジストトリミングと呼ぶ場合がある。レジストマスク292をシュリンクすることで、レジストマスク292を微細化することができる。

[0370]

または、レジストマスク292は、例えば、ラインパターンが形成可能なマスクを介してレジストを露光し、Z軸で90度回転させた当該マスクを介して当該レジストを再度露光し、露出された領域を、現像液を用いて除去または残存させることで形成してもよい。当該加工により、レジストマスク292の上面は、角部が丸みを帯びている形状、または、円形状となる。

[0371]

また、レジストマスク292の形成には、LELEおよびSADPなどのダブルパターニング、SAQPなどのクアドロプルパターニング、ならびにオクタブルパターニングなどのマルチパターニング技術を用いるとよい。例えば、マルチパターニング技術を用いてX方向に延在するラインパターンのレジストマスクを形成し、Y方向に延在するラインパターンのレジストマスクを形成するマルチパターニング技術を用いて、X方向に延在するラインパターンのレジストマスクを加工することで、レジストマスク292を形成してもよい。当該加工により、レジストマスク292の上面は、角部が丸みを帯びている形状、または、円形状となる。

[0372]

次に、レジストマスク292上に絶縁膜293Aを成膜する（図8A及び図8B参照）。絶縁膜293Aの成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。絶縁膜293Aの膜厚は、図5Dに示す幅H1に相当する。よって、絶縁膜293Aの膜厚は、トランジスタ200の設計に合わせて適宜設定すればよい。

[0373]

次に、絶縁膜293Aを異方性エッチングして、絶縁体293を形成する（図8C及び図8D参照）。絶縁膜293Aの異方性エッチングとしては、例えばドライエッチング法を用いればよい。絶縁膜293Aを異方性エッチングすることで、レジストマスク292の側面に絶縁体293が設けられる。つまり、絶縁体293はサイドウォールと言い換えることができる。

[0374]

次に、レジストマスク292を除去する（図8C及び図8D参照）。レジストマスク292を除去することで、絶縁膜291A上に絶縁体293が残存する。なお、絶縁体293が有する開口の上面形状は、レジストマスク292の上面形状に対応する。例えば、レジストマスク292の上面が円形状である場合、図8Cに示すように、絶縁体293の上面は中空円筒形状となる。また、レジストマスク292の上面形状が上述した楕円形状である場合、絶縁体293の上面は、中空の楕円形状となる。また、レジストマスク292の上面形状が上述した角部が丸みを帯びている多角形状である場合、絶縁体293の上面は、角部が丸みを帯びている中空の多角形状となる。

[0375]

次に、絶縁体293をハードマスクとして、絶縁膜291Aの一部、導電膜242Bの一部、酸化膜230Cの一部、酸化膜230Bの一部、および酸化膜230Aの一部を、絶縁体216および導電体242aの上面が露出するまで加工する（図9A及び図9B参照）。上記加工はドライエッチング法またはウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、絶縁膜291A、導電膜242B、酸化膜230C、酸化膜230B、および酸化膜230Aの加工は、それぞれ異なる条件で行ってもよい。

[0376]

上記加工により、上面形状が絶縁体293の上面形状と同じ又は概略同じである、絶縁体291、導電体242b、酸化物230c、酸化物230b、および酸化物230aが形成される（図9A及び図9B参照）。つまり、絶縁体291、導電体242b、酸化物230c、酸化物230b、及び酸化物230aは、端部が一致または概略一致する。また、酸化物230（酸化物230a、酸化物230b、および酸化物230c）、導電体242b、及び絶縁体291のそれぞれは、中空円筒形状となる。なお、上述したように、絶縁体291、酸化物230、導電体242b、及び絶縁体291の上面形状は、レジストマスク292の上面形状に対応する。よって、上記中空円筒形状は、レジストマスク292の上面形状に合わせて適宜言い換えることができる。

[0377]

以上が、リソグラフィー法を用いて、中空円筒形状を有する、酸化物230（酸化物230a、酸化物230b、および酸化物230c）、導電体242b、及び絶縁体291を形成する方法の一例である。

[0378]

なお、酸化物230、および導電体242bの側面が、絶縁体216の上面に対し、垂直となる構成にすることが好ましい。このような構成にすることで、複数のトランジスタ200を設ける際に、小面積化、および高密度化が可能となる。

[0379]

ただし、上記構成に限られず、図6Bおよび図6Cに示すように、酸化物230、および導電体242bの断面がテーパ形状になっていてもよい。断面をテーパ形状にすることで、これより後の

工程において、絶縁体 275a となる絶縁膜などの被覆性が向上し、鬆などの欠陥を低減できる。

[0380]

次に、絶縁体 293 を除去する（図 9C 及び図 9D 参照）。

[0381]

ここまでの工程で、酸化物 230a、酸化物 230b、酸化物 230c、導電体 242b、および絶縁体 291 の側面への不純物の付着またはこれらの内部への当該不純物の拡散が生じる場合がある。このような不純物を除去する工程を行ってもよい。当該不純物としては、例えば、ハフニウム、アルミニウム、シリコン、タンタル、フッ素、および塩素などがある。

[0382]

上記エッチング工程で酸化物 230b の表面に付着した不純物などを除去するために、洗浄処理を行う。洗浄方法としては、洗浄液などを用いたウェット洗浄（ウェットエッチング処理ということもできる）、プラズマを用いたプラズマ処理、熱処理による洗浄などがあり、上記洗浄を適宜組み合わせる行ってもよい。

[0383]

ウェット洗浄としては、アンモニア水、シュウ酸、リン酸、もしくはフッ化水素酸などを炭酸水もしくは純水で希釈した水溶液、純水、または炭酸水などを用いて行ってもよい。または、これらの水溶液、純水、または炭酸水を用いた超音波洗浄を行ってもよい。または、これらの洗浄を適宜組み合わせる行ってもよい。

[0384]

なお、本明細書等では、フッ化水素酸を純水で希釈した水溶液を希釈フッ化水素酸と呼び、アンモニア水を純水で希釈した水溶液を希釈アンモニア水と呼ぶ場合がある。また、当該水溶液の濃度、温度などは、除去したい不純物、洗浄される半導体装置の構成などによって、適宜調整すればよい。希釈アンモニア水のアンモニア濃度は 0.01% 以上 5% 以下、好ましくは 0.1% 以上 0.5% 以下とすればよい。また、希釈フッ化水素酸のフッ化水素濃度は 0.01 ppm 以上 100 ppm 以下、好ましくは 0.1 ppm 以上 10 ppm 以下とすればよい。

[0385]

なお、超音波洗浄には、200 kHz 以上、好ましくは 900 kHz 以上の周波数を用いることが好ましい。当該周波数を用いることで、酸化物 230b などへのダメージを低減できる。

[0386]

また、上記洗浄処理を複数回行ってもよく、洗浄処理毎に洗浄液を変更してもよい。例えば、第 1 の洗浄処理として希釈フッ化水素酸、または希釈アンモニア水を用いた処理を行い、第 2 の洗浄処理として純水、または炭酸水を用いた処理を行ってもよい。

[0387]

上記エッチング後、または上記洗浄後に加熱処理を行ってもよい。加熱処理は、100℃ 以上 450℃ 以下、好ましくは 350℃ 以上 400℃ 以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを 10 ppm 以上、1% 以上、もしくは 10% 以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物 230a、酸化物 230b、および酸化物 230c に酸素を供給して、酸素欠損の低減を図ることができる。また、このような熱処理を行うことで、酸化物 230b の結晶性を向上させることができる。また、加熱処理は減圧状態で行ってもよい。または、酸素雰囲気加熱処理した後に、大気に

露出せずに連続して窒素雰囲気中で加熱処理を行ってもよい。

[0388]

なお、上記洗浄処理、および加熱処理は、絶縁体293を除去する前に行ってもよい。

[0389]

次に、絶縁体216上、導電体242a上、および絶縁体291上に、絶縁膜275Aを成膜する(図9C及び図9D参照)。別言すると、酸化物230a、酸化物230b、酸化物230c、導電体242b、および絶縁体291を覆って、絶縁膜275Aを成膜する。絶縁膜275Aの成膜はスパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。

[0390]

絶縁膜275AはALD法を用いて成膜することが好ましい。上述の通り、絶縁膜275Aは薄い膜厚で成膜することが好ましく、膜厚のバラつきが小さくなるようにする必要がある。これに対して、ALD法は、プリカーサと、リアクタント(例えば酸化剤など)を交互に導入して行う成膜方法であり、このサイクルを繰り返す回数によって膜厚を調節することができるため、精密な膜厚調節が可能である。また、図9Cおよび図9Dに示すように、絶縁膜275Aは、酸化物230、導電体242b、および絶縁体291に形成される開口部の側面、ならびに導電体242aおよび絶縁体216の上面に、被覆性良く成膜される必要がある。特に、酸化物230の側面、導電体242bの側面には、被覆性良く成膜されることが好ましい。ALD法は、上記開口の底面および側面において原子の層を一層ずつ堆積させることができるため、絶縁膜275Aを当該開口に対して良好な被覆性で成膜することができる。

[0391]

また、絶縁膜275AをALD法で成膜する場合、酸化剤として、オゾン(O_3)、酸素(O_2)、水(H_2O)などを用いることができる。水素を含まない、オゾン(O_3)、酸素(O_2)などを酸化剤として用いることで、酸化物230への水素の混入を抑制できる。

[0392]

絶縁膜275Aは、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、絶縁膜275Aとして、ALD法を用いて酸化アルミニウム膜を成膜すればよい。このようにして、酸化物230(酸化物230a、酸化物230b、及び酸化物230c)および導電体242bを、酸素の拡散を抑制する機能を有する絶縁膜275Aで覆うことができる。これにより、のちの工程で、酸化物230、および導電体242bに、絶縁体274などから酸素が直接拡散するのを抑制できる。

[0393]

次に、酸素を含む雰囲気中でマイクロ波処理を行ってもよい。ここで、マイクロ波処理とは、例えばマイクロ波を用いて高密度プラズマを発生させる電源を有する装置を用いた処理のことを指す。また、本明細書などにおいて、マイクロ波とは、300MHz以上300GHz以下の周波数を有する電磁波を指すものとする。

[0394]

マイクロ波処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する、マイクロ波処理装置を用いることが好ましい。ここで、マイクロ波処理装置の周波数は、300MHz以上300GHz以下、好ましくは2.4GHz以上2.5GHz以下、例えば、2.45GHz

にすればよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができる。また、マイクロ波処理装置のマイクロ波を印加する電源の電力は、1000W以上10000W以下、好ましくは2000W以上5000W以下にすればよい。また、マイクロ波処理装置は基板側にRFを印加する電源を有してもよい。また、基板側にRFを印加することで、高密度プラズマによって生成された酸素イオンを、効率よく酸化物230b中に導くことができる。

[0395]

また、上記マイクロ波処理は、減圧下で行うことが好ましく、圧力は、10Pa以上1000Pa以下、好ましくは300Pa以上700Pa以下にすればよい。また、処理温度は、750℃以下、好ましくは500℃以下、例えば400℃程度とすればよい。また、酸素プラズマ処理を行った後に、外気に曝すことなく、連続して熱処理を行ってもよい。例えば、100℃以上750℃以下、好ましくは300℃以上500℃以下にすればよい。

[0396]

また、例えば、上記マイクロ波処理は、酸素ガスとアルゴンガスを用いて行えばよい。ここで、酸素流量比($O_2 / (O_2 + Ar)$)は、0%より大きく100%以下、好ましくは0%より大きく50%以下、より好ましくは10%以上40%以下、さらに好ましくは10%以上30%以下にすればよい。このように、酸素を含む雰囲気中でマイクロ波処理を行うことで、酸化物230b中のキャリア濃度を低下させることができる。また、マイクロ波処理において、チャンバーに過剰な量の酸素が導入されないようにすることで、酸化物230aおよび酸化物230cでキャリア濃度が過剰に低下するのを防ぐことができる。

[0397]

酸素を含む雰囲気中でマイクロ波処理を行うことで、マイクロ波、またはRF等の高周波を用いて酸素ガスをプラズマ化し、当該酸素プラズマを酸化物230bに作用させることができる。このとき、マイクロ波、またはRF等の高周波を酸化物230bに照射することもできる。つまり、酸化物230bに、マイクロ波、もしくはRF等の高周波、または酸素プラズマなどを作用させることができる。プラズマ、またはマイクロ波などの作用により、酸化物230bのV_oHを分断し、水素を酸化物230bから除去することができる。つまり、酸化物230bに含まれるV_oHを低減できる。よって、酸化物230b中の酸素欠損、およびV_oHを低減し、キャリア濃度を低下させることができる。また、酸化物230bで形成された酸素欠損に、上記酸素プラズマで発生した酸素ラジカル、または絶縁膜275aに含まれる酸素を供給することで、さらに、酸化物230b中の酸素欠損を低減し、キャリア濃度を低下させることができる。

[0398]

また、導電体242bの側面に接して、酸素に対するバリア性を有する絶縁膜275Aが設けられている。これにより、マイクロ波処理によって、導電体242bの側面に酸化膜が形成されるのを抑制できる。

[0399]

また、絶縁膜275Aの膜質を向上させることができるため、トランジスタ200の信頼性が向上する。

[0400]

次に、絶縁膜275A上に絶縁膜250Aを成膜する(図9C及び図9D参照)。絶縁膜250Aの成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行

うことができる。絶縁膜250Aは、酸素の拡散を抑制する機能を有する絶縁体を用いて形成することが好ましい。このような構成にすることで、酸化物230に含まれる酸素による導電体260の酸化を抑制できる。例えば、絶縁膜250Aとして、熱ALD法を用いて酸化ハフニウム膜を成膜すればよい。

[0401]

なお、絶縁膜250Aは、高誘電率(high-k)材料を用いてもよい。このとき、ゲート絶縁体として機能する絶縁体の等価酸化膜厚(EOT)の薄膜化が可能となる。よって、ゲート絶縁体の絶縁耐圧を高くすることができる。

[0402]

絶縁膜275A、および絶縁膜250Aは、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、絶縁膜275A上、および絶縁膜250A上に大気環境からの不純物または水分が付着することを防ぐことができ、絶縁膜275Aと絶縁膜250Aとの界面およびその近傍を清浄に保つことができる。

[0403]

次に、絶縁膜250A上に、絶縁膜274Aを成膜する(図10A及び図10B参照)。絶縁膜274Aの成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。例えば、絶縁膜274Aとして、スパッタリング法を用いて酸化シリコン膜を成膜すればよい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁膜274A中の水素濃度を低減できる。なお、絶縁膜274Aの成膜前に、加熱処理を行ってもよい。本実施の形態では、絶縁膜274Aとして、CVD法によって酸化シリコン膜を成膜する。

[0404]

次に、CMP処理によって、絶縁膜274A、絶縁膜250A、および絶縁膜275Aを絶縁体291が露出するまで加工する。当該CMP処理によって、絶縁膜274Aから絶縁体274および絶縁体274cが形成され、絶縁膜250Aから絶縁体250aおよび絶縁体250bが形成され、絶縁膜275Aから絶縁体275aおよび絶縁体275bが形成される(図10C及び図10D参照)。

[0405]

上述したように、酸化物230、導電体242b、及び絶縁体291のそれぞれは、中空円筒形状を有する。つまり、酸化物230、導電体242b、及び絶縁体291の積層体は、中空円筒形状を有する。絶縁体275aは、当該積層体の中空部の内壁、絶縁体216の上面の一部、および導電体242aの上面の少なくとも一部に接して設けられ、絶縁体250aは、絶縁体275aに形成された凹部の内壁に接して設けられ、絶縁体274cは、絶縁体250aに形成された凹部を埋め込むように設けられる。

[0406]

また、絶縁体275bは、上記積層体の外側の側面、および絶縁体216の上面の一部と接するように設けられる。なお、絶縁体275bは、導電体242aと接する領域を有する場合がある。また、絶縁体250bは、絶縁体275bの上面と接するように設けられ、絶縁体274は、絶縁体250bの上面と接するように設けられる。

[0407]

上記CMP処理により、絶縁体291の上面の一部が除去される場合がある。

[0408]

絶縁体274の上面は、絶縁体291の上面、および絶縁体274cの上面と高さが一致または概略一致する。また、絶縁体250a、絶縁体250b、絶縁体275a、及び絶縁体275bは、最上部の高さが一致または概略一致する。

[0409]

次に、絶縁体291を除去し、導電体242bの上面を露出する（図11A及び図11B参照）。絶縁体291の除去には、ドライエッチング法、またはウェットエッチング法を用いるとよい。

[0410]

絶縁体291を除去することで、導電体242bの上面を自己整合的に露出することができる。したがって、後に形成する導電体246を、位置合わせすることなく確実に導電体242bと接するように配置することができる。なお、絶縁体291をエッチングによって除去する際、絶縁体274cが当該エッチングにより除去されないように、選択比の高いエッチング条件を用いることが好ましい。これにより、絶縁体291を除去した後、絶縁体274cを残存させることができる。

[0411]

次に、導電体246となる導電膜、絶縁体277となる絶縁膜を順に成膜する。当該導電膜、および当該絶縁膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。

[0412]

次に、リソグラフィー法によって、導電体246となる導電膜の一部、および絶縁体277となる絶縁膜の一部を加工する（図11C及び図11D参照）。当該加工により、導電体246および絶縁体277を形成することができる。また、導電体246は、導電体242bと重畳する領域に凸型の形状部を有する。なお、当該加工は、ウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。

[0413]

次に、絶縁体277、および絶縁体274などの上に絶縁体278となる絶縁膜を成膜する。当該絶縁膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。当該絶縁膜は、絶縁体277となる絶縁膜と同じ材料を用いて成膜してもよいし、異なる材料を用いて成膜してもよい。

[0414]

次に、CMP処理によって、絶縁体278となる絶縁膜を絶縁体277が露出するまで加工する。当該CMP処理によって、上面が平坦化された絶縁体278が形成される。

[0415]

上記CMP処理により、絶縁体277の上面の一部が除去される場合がある。

[0416]

次に、絶縁体278の、絶縁体274c、絶縁体250a、および絶縁体275aと重なる領域に、開口を形成する（図12A乃至図12B参照）。なお、レジストマスク292を上述したマルチパターニング技術を用いて形成する場合、絶縁体278に開口を形成する場合にも、上述したマルチパターニング技術を用いる。

[0417]

次に、絶縁体277および絶縁体278上に、絶縁膜276Aを成膜する（図13A及び図13B参照）。絶縁膜276Aの成膜はスパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。

[0418]

絶縁膜276AはALD法を用いて成膜することが好ましい。絶縁膜276Aは、絶縁体278に形成される開口の底面および側面に、被覆性良く成膜される必要がある。ALD法は、上記開口の底面および側面において原子の層を一層ずつ堆積させることができるため、絶縁膜276Aを当該開口に対して良好な被覆性で成膜することができる。本実施の形態では、絶縁膜276AとしてPEALD法で窒化シリコン膜を成膜する。

[0419]

次に、絶縁膜276Aを異方性エッチングして絶縁体276を形成する（図13C及び図13D参照）。絶縁体276を形成することで、絶縁体250aの上面の一部、および絶縁体274cの上面が露出する。

[0420]

上記異方性エッチングとしては、例えばドライエッチング法を用いればよい。開口の側壁に絶縁体276を設けることで、導電体246と後に形成する導電体260の物理的距離を保つことができる。したがって、導電体246と導電体260とが導通することを防止することができる。別言すると、導電体246と導電体260とが電氣的に接続することを防止することができる。

[0421]

次に、絶縁体274cを除去する（図14A及び図14B参照）。絶縁体274cの除去には、ドライエッチング法、またはウェットエッチング法を用いるとよい。

[0422]

なお、絶縁体274cをエッチングによって除去する際、絶縁体250aおよび絶縁体276が当該エッチングにより除去されないように、選択比の高いエッチング条件を用いることが好ましい。これにより、絶縁体274cを除去した後、絶縁体250aおよび絶縁体276を残存させることができる。

[0423]

次に、導電膜260A、導電膜261Aを順に成膜する（図14C及び図14D参照）。導電膜260Aおよび導電膜261Aの成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。本実施の形態では、導電膜260AとしてALD法を用いて窒化チタン膜を成膜し、導電膜261AとしてCVD法を用いてタングステン膜を成膜する。

[0424]

次に、CMP処理によって、導電膜260Aおよび導電膜261Aを、絶縁体277および絶縁体278が露出するまで加工することによって、導電体260を形成する（図15A及び図15B参照）。これにより、導電体260は、絶縁体276の開口および絶縁体250aの凹部を埋め込むように配置される。つまり、導電体260は、絶縁体275a、および絶縁体250aを介して、酸化物230に形成される開口を埋め込むように配置される。

[0425]

なお、図15Bでは、絶縁体276の開口および絶縁体250aの凹部に導電膜260Aの一部

が残存することで導電体260が形成されているが、本発明はこれに限られない。上記CMP処理の条件、または絶縁体276の開口の大きさもしくは深さなどによっては、絶縁体276の開口および絶縁体250aの凹部に、導電膜260Aの一部および導電膜261Aの一部が残存する場合がある。このとき、導電体260は、導電膜260Aから形成された導電体、および導電膜261Aから形成された導電体の積層構造となる。また、図15Bに示すように、絶縁体276の開口および絶縁体250aの凹部に導電膜260Aのみを残存させる場合、導電膜261Aを成膜しなくてもよい。

[0426]

上記CMP処理により、絶縁体277の一部、及び絶縁体278の一部が除去される場合がある。また、導電膜261Aの一部が、絶縁体276が有する開口内に残存する場合がある。

[0427]

次に、絶縁体276、絶縁体277、絶縁体278、および導電体260上に、絶縁体285を形成する（図15C及び図15D参照）。絶縁体285の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。絶縁体285の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体285中の水素濃度を低減できる。

[0428]

本実施の形態では、絶縁体285として、スパッタリング法によって酸化シリコンを成膜する。

[0429]

次に、絶縁体285に開口を形成する（図16A及び図16B参照）。当該開口を形成することで、絶縁体276の上面、および導電体260の上面が露出する。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。

[0430]

絶縁体285に開口を形成する際、図16Bに示すように、絶縁体276の一部が除去される場合がある。

[0431]

次に、導電体262aとなる導電膜、導電体262bとなる導電膜を順に成膜し、CMP処理によって、導電体262aとなる導電膜、および導電体262bとなる導電膜を、絶縁体285が露出するまで加工する。これにより、導電体262（導電体262a及び導電体262b）を形成する（図16A及び図16B参照）。導電体262aとなる導電膜、および導電体262bとなる導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。本実施の形態では、導電体262aとなる導電膜としてALD法を用いて窒化チタン膜を成膜し、導電体262bとなる導電膜としてCVD法を用いてタングステン膜を成膜する。

[0432]

なお、導電体260と導電体262aとが同一の材料で形成される場合、導電体260と導電体262aとの境界を明確に検出することが困難な場合がある。

[0433]

以上により、図5A乃至図5Cに示すトランジスタ200を有する半導体装置を作製することができる。図8A乃至図16Bに示すように、本実施の形態に示す半導体装置の作製方法を用いるこ

とで、トランジスタ 200 を作製することができる。

[0434]

本発明の一態様により、微細化または高集積化が可能な半導体装置を提供できる。または、トランジスタの電気特性のばらつきが少ない半導体装置を提供できる。または、信頼性が良好な半導体装置を提供できる。または、良好な電気特性を有する半導体装置を提供できる。または、オン電流が大きい半導体装置を提供できる。

[0435]

本実施の形態は、他の実施の形態と適宜組み合わせることができる。また、本明細書において、1つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。

[0436]

(実施の形態 3)

本実施の形態では、本発明の半導体装置の一形態である記憶装置を、図 17A 乃至図 18E を用いて説明する。

[0437]

本発明の半導体装置の一形態である記憶装置の一例を図 17A に示す。記憶装置 400 は、トランジスタ 200 と、容量素子 100 と、を有する。トランジスタ 200 は、容量素子 100 の上方に設けられている。なお、トランジスタ 200 として、実施の形態 1 で説明したトランジスタ 20、または実施の形態 2 で説明したトランジスタ 200 を用いることができる。

[0438]

なお、図 17A に示す記憶装置 400 は、トランジスタ 200 と電気的に接続する、導電体 246 および導電体 262 を有する。なお、導電体 246 は、実施の形態 1 で説明した導電体 46 または実施の形態 2 で説明した導電体 246 に対応する。また、導電体 262 は、実施の形態 1 で説明した導電体 62 または実施の形態 2 で説明した導電体 262 に対応する。つまり、図 17A に示す記憶装置 400 は、実施の形態 1 で説明した半導体装置または実施の形態 2 で説明した半導体装置と、容量素子 100 と、を有するともいえる。当該半導体装置は、容量素子 100 の上方に設けられている。

[0439]

トランジスタ 200 は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ 200 は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、または、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減できる。

[0440]

図 17A に示す記憶装置 400 は、1つのトランジスタ 200 および 1つの容量素子 100 から構成される。記憶装置 400 をマトリクス状に配置することで、メモリセルアレイを構成することができる。

[0441]

本明細書等において、1OS トランジスタ 1 容量素子型のメモリセルを用いた DRAM を、DO SRAM (Dynamic Oxide Semiconductor Random Access Memory) と呼ぶ場合がある。

[0442]

導電体242aは、容量素子100と電氣的に接続している。先の実施の形態で説明したように、導電体242aは、酸化物230が有する中空円筒形状の中心からオフセットさせた位置に配置させることができる。このような構成にすることで、セルフアライン型のコンタクトとせずとも微細化が可能なレイアウトとすることができ、 $4F^2$ を実現できる。

[0443]

また、トランジスタ200を容量素子100の上方に設けることで、トランジスタ200は、容量素子100の作製時の熱履歴の影響を受けない。したがって、トランジスタ200の、しきい値電圧の変動、および寄生抵抗の増大などの電気特性の劣化、ならびに該電気特性の劣化に伴う電気特性のばらつきの増大などを抑制できる。

[0444]

図17Aに示す記憶装置400は、基板101上の絶縁体140と、絶縁体140上の絶縁体142と、基板101、絶縁体140、および絶縁体142上の容量素子100と、容量素子100上の絶縁体216と、絶縁体216上のトランジスタ200と、を有する。絶縁体140および絶縁体142には開口が形成されている。

[0445]

なお、図17Aに示すトランジスタ200の上方の構成（導電体246、導電体262、絶縁体276、絶縁体277、および絶縁体285など）は、実施の形態2で説明した半導体装置の構成と同じである。したがって、図17Aに示すトランジスタ200の上方の構成は、実施の形態2の説明を参酌するものとする。また、図17Aに示す記憶装置400においては、実施の形態2で説明した半導体装置が、容量素子100の上方に設けられているとみなすことができる。

[0446]

基板101としては、少なくとも後の熱処理に耐えうる程度の耐熱性を有する基板を用いることができる。基板101として、絶縁性基板を用いる場合には、ガラス基板、石英基板、サファイア基板、セラミック基板、有機樹脂基板などを用いることができる。また、シリコン、炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板などの半導体基板を用いることができる。

[0447]

特に、基板101として、上記半導体基板または絶縁性基板上に、トランジスタなどの半導体素子を含む半導体回路が形成された基板を用いることが好ましい。当該半導体回路は、例えば画素回路、ゲート線駆動回路（ゲートドライバ）、ソース線駆動回路（ソースドライバ）などを構成していることが好ましい。また、上記に加えて演算回路、記憶回路などが構成されていてもよい。

[0448]

<容量素子100>

容量素子100は、トランジスタ200の下方に設けられている。図17Aに示す容量素子100は、シリンダ型の形状を有する。

[0449]

図17Aに示す容量素子100は、絶縁体140および絶縁体142に形成された開口内、ならびに基板101上に配置された導電体110と、導電体110上の絶縁体130と、絶縁体130上の導電体120と、を有する。ここで、絶縁体140および絶縁体142に形成された開口の中

に導電体110、絶縁体130、および導電体120の少なくとも一部が配置される。

[0450]

導電体110は容量素子100の下部電極として機能し、導電体120は容量素子100の上部電極として機能し、絶縁体130は容量素子100の誘電体として機能する。容量素子100は、絶縁体140および絶縁体142の開口において、底面だけでなく、側面においても上部電極と下部電極とが誘電体を挟んで対向する構成となっており、単位面積当たりの静電容量を大きくすることができる。よって、当該開口の深さを深くするほど、容量素子100の静電容量を大きくすることができる。このように容量素子100の単位面積当たりの静電容量を大きくすることにより、半導体装置の微細化または高集積化を推し進めることができる。

[0451]

絶縁体142は、絶縁体140の開口を形成するときのエッチングストップとして機能することが好ましく、実施の形態2で説明した絶縁体212に用いることができる絶縁体を用いればよい。

[0452]

絶縁体140および絶縁体142に形成された開口を上面から見た形状は、楕円を含む円形状としてもよいし、四角形としてもよいし、四角形以外の多角形状としてもよいし、多角形状において角部を湾曲させた形状としてもよい。ここで、上面視において、当該開口とトランジスタ200の重なる面積が多い方が好ましい。このような構成にすることにより、容量素子100とトランジスタ200を有する半導体装置の占有面積を低減できる。

[0453]

導電体110は、絶縁体142および絶縁体140に形成された開口、ならびに基板101の上面に接して配置される。導電体110は、ALD法またはCVD法などを用いて成膜することが好ましく、例えば、実施の形態2で説明した導電体242aに用いることができる導電体を用いればよい。なお、導電体110は、隣接する容量素子100に共通して設けられてもよい。または、導電体110は、容量素子100毎に設けられてもよい。つまり、導電体110は、隣接する容量素子100の間の位置で分離されていてもよい。

[0454]

絶縁体130は、導電体110を覆うように配置される。例えば、ALD法またはCVD法などを用いて絶縁体130を成膜することが好ましい。絶縁体130は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ジルコニウム、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。例えば、絶縁体130として、酸化ジルコニウム、酸化アルミニウム、酸化ジルコニウムの順番で積層された絶縁膜を用いることができる。

[0455]

また、絶縁体130には、酸化窒化シリコンなどの絶縁耐力が大きい材料、または高誘電率（high-k）材料を用いることが好ましい。または、絶縁耐力が大きい材料と高誘電率（high-k）材料の積層構造を用いてもよい。

[0456]

なお、高誘電率（high-k）材料としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸

化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する窒化物などがある。このようなhigh-k材料を用いることで、絶縁体130を厚くしても容量素子100の静電容量を十分確保することができる。絶縁体130を厚くすることにより、導電体110と導電体120の間に生じるリーク電流を抑制できる。

[0457]

一方、絶縁耐力が大きい材料としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、樹脂などがある。例えば、PEALD法を用いて成膜した窒化シリコン、PEALD法を用いて成膜した酸化シリコン、PEALD法を用いて成膜した窒化シリコンの順番で積層された絶縁膜を用いることができる。または、酸化ジルコニウム、ALD法を用いて成膜した酸化シリコン、酸化ジルコニウムの順番で積層された絶縁膜を用いることができる。このような、絶縁耐力が大きい絶縁体を用いることで、絶縁耐力が向上し、容量素子100の静電破壊を抑制できる。

[0458]

導電体120は、絶縁体142および絶縁体140に形成された開口を埋めるように配置される。また、導電体120は、導電体242aと電氣的に接続している。導電体120は、ALD法またはCVD法などを用いて成膜することが好ましく、例えば、実施の形態2で説明した導電体242aに用いることができる導電体を用いればよい。

[0459]

なお、図17Aでは、絶縁体140および絶縁体142に形成された開口の側面が、基板101に対して垂直となる構成を示しているが、本発明はこれに限られない。例えば、図17Bに示すように、絶縁体140および絶縁体142に形成された開口の側面は、テーパ形状になっていてもよい。当該開口の側面をテーパ形状にすることで、これより後の工程において、導電体110および絶縁体130などの被覆性が向上し、鬆などの欠陥を低減できる。

[0460]

また、図17Aおよび図17Bでは、導電体120を単層とする構成について示したが、本発明はこれに限られず、導電体120を2層以上の積層構造としてもよい。例えば、図17Cに示すように、導電体120は、導電体120aと、導電体120a上の導電体120bとの2層積層構造にしてもよい。

[0461]

導電体120aは、例えば、実施の形態2で説明した導電体242a1に用いることができる導電体を用いればよい。また、導電体120bは、例えば、実施の形態2で説明した導電体242a2に用いることができる導電体を用いればよい。

[0462]

なお、図17Cでは、導電体120bの最下部が絶縁体140または絶縁体142の上面よりもトランジスタ200側に位置しているが、図17Dに示すように、当該開口の径の大きさ、当該開口の側面のテーパ角、導電体110、絶縁体130、及び導電体120aの膜厚によっては、絶縁体140または絶縁体142の上面よりも基板側に位置する場合がある。

[0463]

<容量素子 100 の変形例>

以下では、図 18A 乃至図 18E を用いて、前述の容量素子 100 と異なる構成例について説明する。

[0464]

[容量素子 100A]

図 18A は、容量素子 100A の断面図である。図 18A に示す容量素子 100A は、図 17C に示す容量素子 100 の変形例である。

[0465]

図 18A に示す容量素子 100A は、絶縁体 141a および絶縁体 141b を有する点で、図 17C に示す容量素子 100 とは異なる。

[0466]

絶縁体 141a は、絶縁体 140 および絶縁体 142 に形成された開口の内壁に接して設けられ、絶縁体 141b は、絶縁体 141a の側面に接して設けられている。なお、以下において、絶縁体 141a と絶縁体 141b をまとめて絶縁体 141 と呼ぶ場合がある。

[0467]

導電体 110 は、絶縁体 141b の側面および基板 101 の上面に接して設けられている。また、絶縁体 130 は、導電体 110 の内側に設けられている。また、導電体 120 は、絶縁体 130 の内側に、絶縁体 140 および絶縁体 142 に形成された開口を埋め込むように設けられている。

[0468]

絶縁体 141 としては、実施の形態 2 で説明した絶縁体 275a などに用いることができるバリア絶縁膜を用いればよい。例えば、絶縁体 141 として、窒化シリコン、酸化アルミニウム、窒化酸化シリコンなどの絶縁体を用いればよい。絶縁体 141 は、絶縁体 142 に接して設けられるため、絶縁体 140 などに含まれる水、水素などの不純物が、導電体 110 を介して酸化物 230 に混入するのを抑制できる。特に、窒化シリコンは水素に対するブロッキング性が高いので好適である。また、絶縁体 140 に含まれる酸素が導電体 110 に吸収されるのを防ぐことができる。

[0469]

絶縁体 141 を、図 18A に示すように積層構造にする場合、絶縁体 140 などの開口の内壁に接する絶縁体 141a と、その内側の絶縁体 141b は、酸素に対するバリア絶縁膜と、水素に対するバリア絶縁膜を組み合わせ用いることが好ましい。

[0470]

例えば、絶縁体 141a として、ALD 法で成膜された酸化アルミニウムを用い、絶縁体 141b として、PEALD 法で成膜された窒化シリコンを用いればよい。このような構成にすることで、導電体 110 の酸化を抑制し、さらに、導電体 110 に水素が混入するのを低減することができる。

[0471]

なお、容量素子 100A では、絶縁体 141a および絶縁体 141b を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、絶縁体 141 を単層、または 3 層以上の積層構造として設ける構成にしてもよい。

[0472]

[容量素子 100B]

図 18B は、容量素子 100B の断面図である。図 18B に示す容量素子 100B は、図 17A

に示す容量素子100の変形例である。

[0473]

図18Bに示す容量素子100Bは、図17Aに示す容量素子100とは、絶縁体130および導電体120の形状が異なる。

[0474]

絶縁体130は、導電体110が有する凹部の内側、および導電体110の上面と接する。さらに、絶縁体130は、導電体110の外側の側面の一部と接する領域を有する。また、絶縁体130は、絶縁体142と接する領域を有する。

[0475]

導電体120は、導電体110が有する開口を埋め込むように設けられている。さらに、導電体120は、絶縁体130を介して、導電体110の外側の側面の一部と重畳する領域を有する。

[0476]

上記構成にすることで、単位面積当たりの静電容量をより大きくすることができる。

[0477]

[容量素子100C]

図18Cは、容量素子100Cの断面図である。図18Cに示す容量素子100Cは、図17Aに示す容量素子100の変形例である。

[0478]

図18Cに示す容量素子100Cは、図17Aに示す容量素子100とは、導電体110の形状が異なる。

[0479]

導電体110は、基板101上の導電体110aと、導電体110a上の導電体110bとを有する。導電体110bは、中空部を有する円筒形状を有する。なお、中空部を有する円筒形状の導電体110bは、実施の形態2で説明した導電体242bの作製方法を参照して作製することができる。

[0480]

絶縁体130は、導電体110bの側面及び上面、ならびに導電体110aの上面と接するように設けられる。

[0481]

導電体120は、絶縁体130を介して、導電体110bの有する中空部を埋め込むように設けられている。

[0482]

当該構成にすることで、トランジスタ200の作製時、および容量素子100Cの作製時に、同一のマスクを使用することができ、記憶装置400の作製コストを削減できる。

[0483]

[容量素子100D]

図18Dは、容量素子100Dの断面図である。図18Dに示す容量素子100Dは、図17Aに示す容量素子100の変形例である。

[0484]

図18Dに示す容量素子100Dは、図17Aに示す容量素子100とは、導電体110の形状

が異なる。

[0485]

導電体110は、基板101上の導電体110aと、導電体110a上の導電体110bとを有する。導電体110bは、円筒形状を有する。

[0486]

絶縁体130は、導電体110bの側面及び上面、ならびに導電体110aの上面と接するように設けられる。

[0487]

導電体120は、絶縁体130を介して、導電体110bの上面および側面を覆うように設けられている。

[0488]

なお、図18Dでは、導電体110bの側面が、基板101に対して垂直となる構成を示しているが、本発明はこれに限られない。例えば、図18Eに示すように、導電体110bの側面は、テーパ形状になっていてもよい。当該開口の側面をテーパ形状にすることで、これより後の工程において、絶縁体130および導電体120の被覆性が向上し、鬆などの欠陥を低減できる。

[0489]

以上が、容量素子100の変形例についての説明である。

[0490]

本発明の半導体装置の一形態である記憶装置において、容量素子100を含む層の下方、トランジスタ200を含む層と容量素子100を含む層との間、およびトランジスタ200を含む層の上方のいずれか一又は複数には、層間膜、配線、およびプラグ等が設けられた配線層が設けられていてもよい。

[0491]

本実施の形態は、他の実施の形態と適宜組み合わせることができる。また、本明細書において、1つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。

[0492]

(実施の形態4)

本実施の形態では、図19A乃至図21を用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、OSトランジスタと呼ぶ場合がある）、および容量素子が適用されている記憶装置（以下、OSメモリ装置と呼ぶ場合がある）について説明する。OSメモリ装置は、少なくとも容量素子と、容量素子の充放電を制御するOSトランジスタを有する記憶装置である。OSトランジスタのオフ電流は極めて小さいため、OSメモリ装置は優れた保持特性をもち、不揮発性メモリとして機能させることができる。なお、OSトランジスタとして、実施の形態1で説明したトランジスタ20、または実施の形態2で説明したトランジスタ200を用いることができる。

[0493]

<記憶装置の構成例>

図19AにOSメモリ装置の構成の一例を示す。記憶装置1400は、周辺回路1411、およびメモリセルアレイ1470を有する。周辺回路1411は、行回路1420、列回路1430、出力回路1440、およびコントロールロジック回路1460を有する。

[0494]

列回路1430は、例えば、列デコーダ、プリチャージ回路、センスアンプ、書き込み回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスアンプは、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ1470が有するメモリセルに接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路1440を介して、データ信号RDATAとして記憶装置1400の外部に出力される。また、行回路1420は、例えば、行デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。

[0495]

記憶装置1400には、外部から電源電圧として低電源電圧(VSS)、周辺回路1411用の高電源電圧(VDD)、メモリセルアレイ1470用の高電源電圧(VIL)が供給される。また、記憶装置1400には、制御信号(CE、WE、RES)、アドレス信号ADDR、データ信号WDATAが外部から入力される。アドレス信号ADDRは、行デコーダおよび列デコーダに入力され、データ信号WDATAは書き込み回路に入力される。

[0496]

コントロールロジック回路1460は、外部から入力される制御信号(CE、WE、RES)を処理して、行デコーダ、列デコーダの制御信号を生成する。制御信号CEは、チップイネーブル信号であり、制御信号WEは、書き込みイネーブル信号であり、制御信号RESは、読み出しイネーブル信号である。コントロールロジック回路1460が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。

[0497]

メモリセルアレイ1470は、行列状に配置された、複数のメモリセルMCと、複数の配線を有する。なお、メモリセルアレイ1470と行回路1420とを接続している配線の数は、メモリセルMCの構成、一行に有するメモリセルMCの数などによって決まる。また、メモリセルアレイ1470と列回路1430とを接続している配線の数は、メモリセルMCの構成、一行に有するメモリセルMCの数などによって決まる。

[0498]

なお、図19Aにおいて、周辺回路1411とメモリセルアレイ1470を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、図19Bに示すように、周辺回路1411の一部の上に、メモリセルアレイ1470が重なるように設けられてもよい。例えば、メモリセルアレイ1470の下に重なるように、センスアンプを設ける構成にしてもよい。

[0499]

また、メモリセルアレイ1470を複数積層する構成にしてもよい。複数のメモリセルアレイ1470を積層することにより、メモリセルアレイ1470の占有面積を増やすことなく、メモリセルを集積して配置することができる。つまり、3Dセルアレイを構成することができる。このようにして、メモリセルの高集積化を図り、記憶容量の大きい半導体装置を提供できる。

[0500]

図20Aを用いて、上述のメモリセルMCに適用できるメモリセルの構成例について説明する。

[0501]

図20Aに、DOSRAMのメモリセルの回路構成例を示す。図20Aに示す、メモリセル1473は、トランジスタM1と、容量素子CAと、を有する。なお、トランジスタM1は、シングルゲート構造のトランジスタである。

[0502]

トランジスタM1の第1端子は、容量素子CAの第1端子と接続され、トランジスタM1の第2端子は、配線BILと接続され、トランジスタM1のゲートは、配線WOLと接続されている。容量素子CAの第2端子は、配線LLと接続されている。

[0503]

配線BILは、ビット線として機能し、配線WOLは、ワード線として機能する。配線LLは、容量素子CAの第2端子に所定の電位を印加するための配線として機能する。データの書き込み時、及び読み出し時において、配線LLは、接地電位でも、低レベル電位としてもよい。

[0504]

ここで、図20Aに示すメモリセル1473は、図17Aに示す記憶装置400に対応している。つまり、トランジスタM1はトランジスタ200に、容量素子CAは容量素子100に対応している。また、配線BILは導電体246に、配線WOLは導電体262に対応している。

[0505]

また、メモリセルMCは、メモリセル1473に限定されず、回路構成の変更を行うことができる。

[0506]

上記実施の形態に示す半導体装置をメモリセル1473に用いる場合、トランジスタM1としてトランジスタ200を用い、容量素子CAとして容量素子100を用いることができる。トランジスタM1としてOSトランジスタを用いることによって、トランジスタM1のオフ電流を非常に小さくすることができる。つまり、書き込んだデータをトランジスタM1によって長時間保持できるため、メモリセルのリフレッシュの頻度を少なくすることができる。または、メモリセルのリフレッシュ動作を不要にすることができる。また、オフ電流が非常に小さいため、メモリセル1473に対して多値データ、又はアナログデータを保持できる。

[0507]

また、DOSRAMにおいて、上記のように、メモリセルアレイ1470の下に重なるように、センスアンプを設ける構成にすると、ビット線を短くすることができる。これにより、ビット線容量が小さくなり、メモリセルの保持容量を低減できる。

[0508]

トランジスタM1としてOSトランジスタを用いることで、記憶装置の配線を形成するBEOL工程中にトランジスタM1を形成することができる。また、メモリセルアレイ1470の下に重なる周辺回路1411にSiトランジスタを用いる場合、Siトランジスタの上方に直接OSトランジスタを形成する技術を適用することができる。当該技術を用いることで、デザインルールを維持したままで3D機能回路を構築でき、高機能を低消費電力、低コストで実現できる。

[0509]

図20Bに記憶装置1400の斜視図を示す。記憶装置1400は、層1480、及び層1490を有する。図20Cは、記憶装置1400の構成を説明するための斜視図であり、層1480、及び層1490を分けて示している。

[0510]

層1480は、トランジスタを含む層である。当該トランジスタのチャネル形成領域を含む半導体層は、単結晶半導体、多結晶半導体、微結晶半導体、または非晶質半導体などの半導体材料を、単体または組み合わせて形成すればよい。当該半導体材料としては、例えば、シリコン、またはゲルマニウムなどを用いることができる。また、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、酸化物半導体、及び窒化物半導体などの化合物半導体を用いてもよい。また、HEMT (High Electron Mobility Transistor) に適用可能なヒ化ガリウム、ヒ化アルミニウムガリウム、ヒ化インジウムガリウム、窒化ガリウム、リン化インジウム、またはシリコンゲルマニウムなどを用いてもよい。

[0511]

層1490は、トランジスタを含む層である。当該トランジスタのチャネル形成領域を含む半導体層は、酸化物半導体またはシリコンなどの薄膜形成可能な半導体材料を用いて設ければよい。BEOL-Tr技術を用いることで、層1480上に層1490を設けることができる。よって、微細化された記憶装置1400を実現できる。

[0512]

例えば、層1480に含まれるトランジスタをSiトランジスタとする。このとき、層1480に、周辺回路1411を設ける構成とすることができる。また、層1490に含まれるトランジスタをOSトランジスタとする。このとき、層1480にメモリセルアレイ1470を設ける構成とすることができる。

[0513]

以上より、BEOL-Tr技術を用いて、記憶装置1400を作製することができる。したがって、記憶装置1400の占有面積を低減できる。

[0514]

なお、本実施の形態に示す、周辺回路1411、メモリセルアレイ1470等の構成は、上記に限定されるものではない。これらの回路、および当該回路に接続される配線、回路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。

[0515]

図21に、図19Aに示す記憶装置1400の断面構成例を示す。図21では図19Aに示す記憶装置1400の一部を示している。

[0516]

図21に示すように、記憶装置1400は、層1480と、層1480上の層1490と、を有する。層1480には周辺回路1411が設けられている。また、層1490にはメモリセルアレイ1470が設けられている。

[0517]

図21では、層1480に含まれるトランジスタ300を示している。トランジスタ300は、上述したセンスアンプの一部として機能する。このとき、層1480は、トランジスタを含む半導体回路が形成された基板とみなすことができる。つまり、層1480は、実施の形態3で説明した基板101に相当する。

[0518]

また、図21では、層1490に設けられているメモリセルアレイ1470の一部を示している。

具体的には、図21には、層1490に設けられている3つのメモリセルMCを図示している。なお、メモリセルMCに含まれる容量素子100は、図21に示すように層1490に設けられてもよいし、層1480に設けられてもよい。

[0519]

導電体262は配線WOLに対応している。また、導電体246は配線BILに対応している。また、導電体110は配線LLに対応している。なお、導電体110は容量素子100の下部電極としても機能する。

[0520]

図21に示す記憶装置1400では、層1490が1層設けられている。なお、上述したように、メモリセルアレイ1470が複数積層された構成にしてもよい。メモリセルアレイ1470が複数積層された構成を有する記憶装置の一例を図25に示す。

[0521]

図25に示す記憶装置1400では、層1490がn層（層1490[1]乃至層1490[n]）設けられている。なお、図25では、層1490[1]及び層1490[2]を図示し、層1490[3]乃至層1490[n]、及び層1480を省いている。

[0522]

層1490[1]乃至層1490[n]のそれぞれは、複数のメモリセルMCを有する。また、複数のメモリセルMCのそれぞれは、トランジスタ200と、容量素子100と、を有する。層1490[1]乃至層1490[n]のそれぞれで、メモリセルアレイ1470が構成されている。

[0523]

層1490[1]乃至層1490[n]は、基板表面の垂直方向に配置することで、メモリセルのメモリ密度の向上を図ることができる。また層1490は、垂直方向に繰り返し同じ製造工程を用いて作製できる。図25に示す記憶装置1400は、メモリセルアレイ1470の製造コストの低減を図ることができる。

[0524]

<トランジスタ300>

トランジスタ300は、基板311上に設けられ、ゲートとして機能する導電体316と、ゲート絶縁体として機能する絶縁体315と、基板311の一部からなる半導体領域313と、ソース領域またはドレイン領域として機能する低抵抗領域314aおよび低抵抗領域314bと、を有する。トランジスタ300は、pチャネル型、あるいはnチャネル型のいずれでもよい。

[0525]

ここで、図21に示すトランジスタ300はチャンネルが形成される半導体領域313（基板311の一部）が凸形状を有する。また、半導体領域313の側面および上面を、絶縁体315を介して、導電体316が覆うように設けられている。なお、導電体316は仕事関数を調整する材料を用いてもよい。このようなトランジスタ300は半導体基板の凸部を利用していることからFIN型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、SOI基板を加工して凸形状を有する半導体膜を形成してもよい。

[0526]

なお、図21に示すトランジスタ300は一例であり、その構造に限定されず、回路構成または

駆動方法に応じて適切なトランジスタを用いればよい。

[0527]

<配線層>

各構造体の間には、層間膜、配線、およびプラグ等が設けられた配線層が設けられていてもよい。また、配線層は、設計に応じて複数層設けることができる。ここで、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。

[0528]

例えば、トランジスタ300上には、層間膜として、絶縁体320、絶縁体322、絶縁体324、および絶縁体326が順に積層して設けられている。また、絶縁体320、絶縁体322、絶縁体324、および絶縁体326には容量素子100、またはトランジスタ200と電気的に接続する導電体328、および導電体330等が埋め込まれている。なお、導電体328、および導電体330はプラグ、または配線として機能する。

[0529]

また、層間膜として機能する絶縁体は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。例えば、絶縁体322の上面は、平坦性を高めるために化学機械研磨（CMP）法等を用いた平坦化処理により平坦化されていてもよい。

[0530]

絶縁体326、および導電体330上に、配線層を設けてもよい。例えば、図21において、絶縁体350、絶縁体352、及び絶縁体354が順に積層して設けられている。また、絶縁体350、絶縁体352、及び絶縁体354には、導電体356が形成されている。導電体356は、プラグ、または配線として機能する。

[0531]

層間膜として用いることができる絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。

[0532]

例えば、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減できる。したがって、絶縁体の機能に応じて、材料を選択するとよい。

[0533]

例えば、絶縁体322、絶縁体352、および絶縁体354等には、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂との積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。

[0534]

また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。従って、絶縁体350等には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。

[0535]

水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。

[0536]

配線、プラグに用いることができる導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を1種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。

[0537]

例えば、導電体328、導電体330、および導電体356等としては、上記の材料で形成される金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステン、モリブデンなどの高融点材料を用いることが好ましく、タングステンをを用いることが好ましい。または、アルミニウム、銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。

[0538]

本実施の形態は、他の実施の形態と適宜組み合わせることができる。また、本明細書において、1つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。

[0539]

(実施の形態5)

本実施の形態では、本発明の一態様に係るOSトランジスタを有する半導体装置について、図22A及び図22Bを用いて説明する。当該半導体装置は、論理回路と電源線の間にOSトランジスタを有する。OSトランジスタのオフ電流は極めて小さいため、半導体装置の低消費電力化を図ることができる。

[0540]

論理回路として、例えば、OR回路、AND回路、NAND回路、及びNOR回路などの組み合

わせ回路、フリップフロップ回路、ラッチ回路、カウンタ回路、レジスタ回路、及びシフトレジスタ回路などの順序回路、ならびにバッファ回路などが挙げられる。

[0541]

バッファ回路は、待機状態（非動作状態、または非選択状態ともいう）では論理が固定されている回路である。よって、上記半導体装置が有する論理回路としてバッファ回路を用いる場合、半導体装置の消費電力をより低減することができる。以降では、論理回路としてバッファ回路を例示して、本発明の一態様に係る半導体装置について説明する。なお、半導体装置が有する論理回路はバッファ回路に限られず、上述した論理回路を用いてもよい。

[0542]

図22Aに、バッファ回路と電源線との間にOSトランジスタが設けられた半導体装置の構成の一例を示す。

[0543]

図22Aに示す半導体装置1700は、トランジスタ1701乃至トランジスタ1703と、バッファ回路1710と、配線VDDと、配線LLと、入力端子INと、出力端子OUTと、を有する。

[0544]

半導体装置1700において、バッファ回路1710に電氣的に接続するトランジスタの数は、バッファ回路1710が有するインバータ回路の数と同じである。図22Aに示すバッファ回路1710は3つのインバータ回路（インバータ回路1711乃至インバータ回路1713）で構成されているため、図22Aに示す半導体装置1700は3つのトランジスタ（トランジスタ1701乃至トランジスタ1703）を有する。なお、バッファ回路1710が有するインバータ回路の数は、1つ、2つ、または4つ以上であってもよい。このとき、バッファ回路1710に電氣的に接続するトランジスタの数は、適宜設定すればよい。

[0545]

また、図22Aに示すインバータ回路1711乃至インバータ回路1713はそれぞれ、CMOSで構成されている。インバータ回路1711乃至インバータ回路1713は、CMOSインバータ回路ともいえる。

[0546]

インバータ回路1711は、トランジスタ1711aと、トランジスタ1711bとを有する。また、インバータ回路1712は、トランジスタ1712aと、トランジスタ1712bとを有する。また、インバータ回路1713は、トランジスタ1713aと、トランジスタ1713bとを有する。なお、トランジスタ1711a、トランジスタ1712a、及びトランジスタ1713aは、pチャネル型のトランジスタである。また、トランジスタ1711b、トランジスタ1712b、及びトランジスタ1713bは、nチャネル型のトランジスタである。

[0547]

トランジスタ1711aのゲートは、トランジスタ1711bのゲート、および入力端子INと電氣的に接続されている。また、トランジスタ1711aのソースまたはドレインの一方は、トランジスタ1711bのソースまたはドレインの一方、トランジスタ1712aのゲート、およびトランジスタ1712bのゲートと電氣的に接続されている。また、トランジスタ1711aのソースまたはドレインの他方は、トランジスタ1701のソースまたはドレインの一方と電氣的に接続

されている。

[0548]

トランジスタ1711bのソースまたはドレインの他方は、配線LLと電氣的に接続されている。

[0549]

トランジスタ1712aのソースまたはドレインの一方は、トランジスタ1712bのソースまたはドレインの一方、トランジスタ1713aのゲート、およびトランジスタ1713bのゲートと電氣的に接続されている。また、トランジスタ1712aのソースまたはドレインの他方は、配線VDDと電氣的に接続されている。

[0550]

トランジスタ1712bのソースまたはドレインの他方は、トランジスタ1702のソースまたはドレインの一方と電氣的に接続されている。

[0551]

トランジスタ1713aのソースまたはドレインの一方は、トランジスタ1712bのソースまたはドレインの一方、および出力端子OUTと電氣的に接続されている。また、トランジスタ1713bのソースまたはドレインの他方は、トランジスタ1703のソースまたはドレインの一方と電氣的に接続されている。

[0552]

トランジスタ1713bのソースまたはドレインの他方は、配線LLと電氣的に接続されている。

[0553]

トランジスタ1701のソースまたはドレインの他方、および、トランジスタ1703のソースまたはドレインの他方は、配線VDDと電氣的に接続されている。また、トランジスタ1702のソースまたはドレインの他方は、配線LLと電氣的に接続されている。

[0554]

配線VDDには電位Hが供給される。また、配線LLには電位Lが供給される。電位Hは電位Lよりも高い電位であることが好ましい。なお、本明細書などにおいて、「電位H」は、nチャネル型のトランジスタのゲートに入力することで当該トランジスタがオン状態になり、かつ、pチャネル型のトランジスタのゲートに入力することで当該トランジスタがオフ状態になる電位とする。また、「電位L」は、nチャネル型のトランジスタのゲートに入力することで当該トランジスタがオフ状態になり、かつ、pチャネル型のトランジスタのゲートに入力することで当該トランジスタがオン状態になる電位とする。

[0555]

トランジスタ1701乃至トランジスタ1703として、バッファ回路1710が有するトランジスタと比較して、オフ電流が小さいトランジスタを用いる。このような構成にすることで、入力端子INが電位Hであり、トランジスタ1701乃至トランジスタ1703それぞれのゲートにトランジスタ1701乃至トランジスタ1703をオフ状態にできる電位が供給される場合、トランジスタ1711a、トランジスタ1712b、およびトランジスタ1713aのリーク電流を抑制できる。したがって、半導体装置1700の非動作時の消費電力を低減できる。

[0556]

バッファ回路1710が有するトランジスタにSiトランジスタを適用する場合、トランジスタ1701乃至トランジスタ1703としてOSトランジスタを用いることが好ましい。OSトラン

ジスタは、オフ電流が極めて小さいため好適である。なお、当該OSトランジスタとして、実施の形態1で説明したトランジスタ20、または実施の形態2で説明したトランジスタ200を用いることができる。

[0557]

SiトランジスタおよびOSトランジスタを有する半導体装置1700は、BEOL-Tr技術を適用することができる。

[0558]

図22Bは、半導体装置1700の斜視図である。バッファ回路が有するトランジスタにSiトランジスタを適用し、トランジスタ1701乃至トランジスタ1703にOSトランジスタを適用する場合、インバータ回路1711の上方にトランジスタ1701を形成することができる。同様に、インバータ回路1712の上方にトランジスタ1702を形成することができる。同様に、インバータ回路1713の上方にトランジスタ1703を形成することができる。

[0559]

つまり、半導体装置1700は、バッファ回路を有する層と、トランジスタ1701乃至トランジスタ1703を有する層とを積層させた構成とすることができる。当該構成にすることで、半導体装置1700の占有面積を小さくすることができる。

[0560]

なお、上記構成において、バッファ回路を有する層は、Siトランジスタを有する層といえる。また、トランジスタ1701乃至トランジスタ1703を有する層は、OSトランジスタを有する層といえる。

[0561]

なお、半導体装置1700は、実施の形態4で説明した記憶装置1400に適用してもよい。例えば、記憶装置1400が有する周辺回路に含まれる論理回路に、半導体装置1700の構成を適用してもよい。つまり、実施の形態4で説明した層1490に、論理回路と電源線との間に設けられるトランジスタを設ける。これにより、微細化され、かつ消費電力が低減された記憶装置を提供できる。

[0562]

本実施の形態は、他の実施の形態と適宜組み合わせることができる。また、本明細書において、1つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。

[0563]

(実施の形態6)

本実施の形態では、先の実施の形態に示す記憶装置を用いた半導体装置の応用例について説明する。先の実施の形態に示す記憶装置は、メモリカード（例えば、SDカード）、USBメモリ、SSD（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用することができる。図23A乃至図23Eにリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。

[0564]

図23AはUSBメモリの模式図である。USBメモリ1100は、筐体1101、キャップ1

1102、USBコネクタ1103および基板1104を有する。基板1104は、筐体1101に収納されている。例えば、基板1104には、メモリチップ1105、コントローラチップ1106が取り付けられている。メモリチップ1105などに先の実施の形態に示す記憶装置または半導体装置を組み込むことができる。

[0565]

図23BはSDカードの外観の模式図であり、図23Cは、SDカードの内部構造の模式図である。SDカード1110は、筐体1111、コネクタ1112および基板1113を有する。基板1113は筐体1111に収納されている。例えば、基板1113には、メモリチップ1114、コントローラチップ1115が取り付けられている。基板1113の裏面側にもメモリチップ1114を設けることで、SDカード1110の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板1113に設けてもよい。これによって、ホスト装置とSDカード1110間の無線通信によって、メモリチップ1114のデータの読み出し、書き込みが可能となる。メモリチップ1114などに先の実施の形態に示す記憶装置または半導体装置を組み込むことができる。

[0566]

図23DはSSDの外観の模式図であり、図23Eは、SSDの内部構造の模式図である。SSD1150は、筐体1151、コネクタ1152および基板1153を有する。基板1153は筐体1151に収納されている。例えば、基板1153には、メモリチップ1154、メモリチップ1155、コントローラチップ1156が取り付けられている。メモリチップ1155はコントローラチップ1156のワークメモリであり、例えばDOSRAMチップを用いればよい。基板1153の裏面側にもメモリチップ1154を設けることで、SSD1150の容量を増やすことができる。メモリチップ1154などに先の実施の形態に示す記憶装置または半導体装置を組み込むことができる。

[0567]

本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。

[0568]

(実施の形態7)

図24A乃至図24Gに、本発明の一態様に係る記憶装置または半導体装置を搭載した電子機器の具体例を示す。

[0569]

<電子機器・システム>

本発明の一態様に係る記憶装置または半導体装置は、様々な電子機器に搭載することができる。電子機器の例としては、例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、テレビジョン装置、デジタルサイネージ(Digital Signage: 電子看板)、パチンコ機などの大型ゲーム機、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、録画再生装置、ナビゲーションシステム、音響再生装置、などが挙げられる。なお、ここで、コンピュータとは、タブレット型のコンピュータ、ノート型のコンピュータ、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。

[0570]

本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像および情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。

[0571]

本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。

[0572]

本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。

[0573]

[情報端末]

本発明の一態様に係る記憶装置または半導体装置を用いて、マイクロコントローラのプログラム保持用記憶装置を形成することができる。よって、本発明の一態様によれば、マイクロコントローラチップを小型にすることができる。

[0574]

図24Aには、情報端末の一種である携帯電話（スマートフォン）が図示されている。情報端末5100は、筐体5101と、表示部5102と、を有しており、入力用インターフェースとして、タッチパネルが表示部5102に備えられ、ボタンが筐体5101に備えられている。本発明の一態様に係る、小型化されたマイクロコントローラを用いることで、携帯電話内部の限られた空間を有効に利用することができる。また、携帯電話のストレージに、本発明の一態様に係る記憶装置を用いてもよい。これにより、当該ストレージの単位面積当たりの記憶容量を大きくすることができる。

[0575]

図24Bには、ノート型情報端末5200が図示されている。ノート型情報端末5200は、情報端末の本体5201と、表示部5202と、キーボード5203と、を有する。本発明の一態様に係る、小型化されたマイクロコントローラを用いることで、ノート型情報端末内部の限られた空間を有効に利用することができる。また、ノート型情報端末のストレージに、本発明の一態様に係る記憶装置を用いてもよい。これにより、当該ストレージの単位面積当たりの記憶容量を大きくすることができる。

[0576]

なお、上述では、電子機器としてスマートフォン、およびノート型情報端末を例として、それぞれ図24A、図24Bに図示したが、スマートフォン、およびノート型情報端末以外の情報端末を適用することができる。スマートフォン、およびノート型情報端末以外の情報端末としては、例えば、PDA（Personal Digital Assistant）、デスクトップ型情報端末、ワークステーションなどが挙げられる。

[0577]

[ゲーム機]

図24Cは、ゲーム機の一例である携帯ゲーム機5300を示している。携帯ゲーム機5300は、筐体5301、筐体5302、筐体5303、表示部5304、接続部5305、操作キー5306等を有する。筐体5302、および筐体5303は、筐体5301から取り外すことが可能である。筐体5301に設けられている接続部5305を別の筐体（図示せず）に取り付けることで、表示部5304に出力される映像を、別の映像機器（図示せず）に出力することができる。このとき、筐体5302、および筐体5303は、それぞれ操作部として機能することができる。これにより、複数のプレイヤーが同時にゲームを行うことができる。筐体5301、筐体5302、および筐体5303の基板に設けられているチップなどに本発明の一態様に係る記憶装置または半導体装置などを組み込むことができる。

[0578]

また、図24Dは、ゲーム機の一例である据え置き型ゲーム機5400を示している。据え置き型ゲーム機5400には、無線または有線でコントローラ5402が接続されている。

[0579]

携帯ゲーム機5300、据え置き型ゲーム機5400などのゲーム機に本発明の一態様に係る、小型化されたマイクロコントローラを用いることで、ゲーム機内部の限られた空間を有効に利用することができる。また、携帯ゲーム機のストレージに、本発明の一態様に係る記憶装置または半導体装置などを用いてもよい。これにより、当該ストレージの単位面積当たりの記憶容量を大きくすることができる。

[0580]

図24C、図24Dでは、ゲーム機の一例として携帯ゲーム機、および据え置き型ゲーム機を図示しているが、本発明の一態様のマイクロコントローラを適用するゲーム機はこれに限定されない。本発明の一態様のマイクロコントローラを適用するゲーム機としては、例えば、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。

[0581]

[大型コンピュータ]

本発明の一態様の記憶装置または半導体装置などは、大型コンピュータに適用することができる。

[0582]

図24Eは、大型コンピュータの一例である、スーパーコンピュータ5500を示す図である。図24Fは、スーパーコンピュータ5500が有するラックマウント型の計算機5502を示す図である。

[0583]

スーパーコンピュータ5500は、ラック5501と、複数のラックマウント型の計算機5502と、を有する。なお、複数の計算機5502は、ラック5501に格納されている。また、計算機5502には、複数の基板5504が設けられ、当該基板上に本発明の一態様に係るマイクロコントローラを搭載することができる。本発明の一態様に係る、小型化されたマイクロコントローラを用いることで、大型コンピュータの限られた空間を有効に利用することができる。また、大型コンピュータのストレージに、本発明の一態様に係る記憶装置または半導体装置などを用いてもよい。これにより、当該ストレージの単位面積当たりの記憶容量を大きくすることができる。

[0584]

図24E、図24Fでは、大型コンピュータの一例としてスーパーコンピュータを図示しているが、本発明の一態様に係るマイクロコントローラを適用する大型コンピュータはこれに限定されない。本発明の一態様に係るマイクロコントローラを適用する大型コンピュータとしては、例えば、サービスを提供するコンピュータ（サーバー）、大型汎用コンピュータ（メインフレーム）などが挙げられる。

[0585]

[電化製品]

図24Gは、電化製品の一例である電気冷凍冷蔵庫5800を示している。電気冷凍冷蔵庫5800は、筐体5801、冷蔵室用扉5802、冷凍室用扉5803等を有する。

[0586]

本発明の一態様に係る記憶装置または半導体装置などは、電気冷凍冷蔵庫5800に適用することもできる。例えば、電気冷凍冷蔵庫5800に本発明の一態様に係る小型化されたマイクロコントローラを適用することによって、電気冷凍冷蔵庫の限られた空間を有効に利用することができる。

[0587]

電化製品の一例として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電気オーブン、炊飯器、湯沸かし器、IH調理器、ウォーターサーバー、エアコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。

[0588]

本実施の形態で説明した電子機器、その電子機器の機能、その効果などは、他の電子機器の記載と適宜組み合わせることができる。

[0589]

本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせることで実施することが可能である。

[0590]

[符号の説明]

20A：トランジスタ、20B：トランジスタ、20C：トランジスタ、20D：トランジスタ、20E：トランジスタ、20：トランジスタ、30a：酸化物、30b：酸化物、30c：酸化物、30i：領域、30：酸化物、42a：導電体、42b：導電体、42：導電体、46：導電体、46a：凸型の形状部、50：絶縁体、60：導電体、62：導電体、64a：領域、64b：領域、100A：容量素子、100B：容量素子、100C：容量素子、100D：容量素子、100：容量素子、101：基板、110a：導電体、110b：導電体、110：導電体、120a：導電体、120b：導電体、120：導電体、130：絶縁体、140：絶縁体、141a：絶縁体、141b：絶縁体、141：絶縁体、142：絶縁体、200A：トランジスタ、200B：トランジスタ、200C：トランジスタ、200：トランジスタ、212：絶縁体、216：絶縁体、230a：酸化物、230A：酸化膜、230b：酸化物、230B：酸化膜、230bc：領域、230c：酸化物、230C：酸化膜、230：酸化物、242a：導電体、242b：導電体、242B：導電膜、246：導電体、247：絶縁体、250a：絶縁体、250A：絶縁膜、250b：絶縁体、254a：絶縁体、254b：絶縁体、260A：導電膜、260：導電体、261A：導電膜、262a：導電体、262b：導電体、262：導電体、274A：絶縁

膜、274c：絶縁体、274：絶縁体、275a：絶縁体、275A：絶縁膜、275b：絶縁体、276A：絶縁膜、276：絶縁体、277：絶縁体、278：絶縁体、285：絶縁体、291A：絶縁膜、291：絶縁体、292：レジストマスク、293A：絶縁膜、293：絶縁体、300：トランジスタ、311：基板、313：半導体領域、314a：低抵抗領域、314b：低抵抗領域、315：絶縁体、316：導電体、320：絶縁体、322：絶縁体、324：絶縁体、326：絶縁体、328：導電体、330：導電体、350：絶縁体、352：絶縁体、354：絶縁体、356：導電体、400：記憶装置、1100：USBメモリ、1101：筐体、1102：キャップ、1103：USBコネクタ、1104：基板、1105：メモリチップ、1106：コントローラチップ、1110：SDカード、1111：筐体、1112：コネクタ、1113：基板、1114：メモリチップ、1115：コントローラチップ、1150：SSD、1151：筐体、1152：コネクタ、1153：基板、1154：メモリチップ、1155：メモリチップ、1156：コントローラチップ、1400：記憶装置、1411：周辺回路、1420：行回路、1430：列回路、1440：出力回路、1460：コントロールロジック回路、1470：メモリセルアレイ、1473：メモリセル、1480：層、1490：層、1700：半導体装置、1701：トランジスタ、1702：トランジスタ、1703：トランジスタ、1710：バッファ回路、1711a：トランジスタ、1711b：トランジスタ、1711：インバータ回路、1712a：トランジスタ、1712b：トランジスタ、1712：インバータ回路、1713a：トランジスタ、1713b：トランジスタ、1713：インバータ回路、5100：情報端末、5101：筐体、5102：表示部、5200：ノート型情報端末、5201：本体、5202：表示部、5203：キーボード、5300：携帯ゲーム機、5301：筐体、5302：筐体、5303：筐体、5304：表示部、5305：接続部、5306：操作キー、5400：据え置き型ゲーム機、5402：コントローラ、5500：スーパーコンピュータ、5501：ラック、5502：計算機、5504：基板、5800：電気冷凍冷蔵庫、5801：筐体、5802：冷蔵庫用扉、5803：冷凍室用扉

請求の範囲

[請求項 1]

第 1 の導電体と、
前記第 1 の導電体上の金属酸化物と、
前記金属酸化物上の第 2 の導電体と、
第 1 の絶縁体と、
前記第 1 の絶縁体上の第 2 の絶縁体と、
前記第 2 の絶縁体上の第 3 の導電体と、
を有し、
前記第 1 の導電体は、前記金属酸化物と重畳する領域を有し、
前記金属酸化物は、第 1 の開口を有し、
前記第 2 の導電体は、第 2 の開口を有し、
前記第 1 の開口と、前記第 2 の開口と、は重なり、
前記第 1 の絶縁体は、前記第 1 の開口、及び前記第 2 の開口それぞれの内側に配置され、
前記第 2 の絶縁体は、前記第 1 の絶縁体の凹部に配置され、
前記第 3 の導電体は、前記第 2 の絶縁体の凹部に配置される、
半導体装置。

[請求項 2]

請求項 1 において、
前記金属酸化物、および前記第 2 の導電体は、中空円筒形状を有する、
半導体装置。

[請求項 3]

請求項 2 において、
上面視において、前記第 1 の導電体の中心は、前記金属酸化物の有する中空円筒形状の中心と一致しない、
半導体装置。

[請求項 4]

請求項 1 乃至請求項 3 のいずれか一項において、
断面視において、前記第 1 の開口側の側面、および前記第 2 の開口側の側面は、テーパ形状を有する、
半導体装置。

[請求項 5]

請求項 1 乃至請求項 4 のいずれか一項において、
前記第 2 の絶縁体の最上部は、前記第 1 の絶縁体の最上部と高さが一致または概略一致する、
半導体装置。

[請求項 6]

請求項 1 乃至請求項 5 のいずれか一項において、
前記第 1 の絶縁体は、前記第 2 の絶縁体より膜厚が薄い領域を有する、
半導体装置。

[請求項 7]

請求項 1 乃至請求項 6 のいずれかーに記載の半導体装置と、容量素子と、を有し、
前記半導体装置は、前記容量素子の上方に設けられている、
記憶装置。

[請求項 8]

第 1 の絶縁体と、
前記第 1 の絶縁体に埋め込まれるように配置された第 1 の導電体と、
前記第 1 の導電体上の金属酸化物と、
前記金属酸化物上の第 2 の導電体と、
前記第 2 の導電体上の第 3 の導電体と、
第 2 の絶縁体と、
前記第 2 の絶縁体上の第 3 の絶縁体と、
前記第 3 の絶縁体上の第 4 の導電体と、
前記第 4 の導電体上の第 5 の導電体と、
を有し、
前記第 1 の導電体は、前記金属酸化物と重畳する領域を有し、
前記金属酸化物は、第 1 の開口を有し、
前記第 2 の導電体は、第 2 の開口を有し、
前記第 1 の開口と、前記第 2 の開口と、は重なり、
前記第 2 の絶縁体は、前記第 1 の開口、及び前記第 2 の開口それぞれの内側に配置され、
前記第 3 の絶縁体は、前記第 2 の絶縁体の凹部に配置され、
前記第 4 の導電体は、前記第 3 の絶縁体の凹部に配置され、
前記第 3 の導電体は、前記第 2 の導電体の上面の少なくとも一部に接して配置され、
前記第 5 の導電体は、前記第 4 の導電体の上面に接して配置され、
上面視において、前記第 3 の導電体と、前記第 5 の導電体とは重畳しない、
半導体装置。

[請求項 9]

請求項 8 において、
前記第 2 の絶縁体および前記第 3 の絶縁体と、前記第 5 の導電体との間に、第 4 の絶縁体を有し、
前記第 4 の絶縁体は、前記第 5 の導電体の下面と接する領域を有し、
前記第 3 の導電体の上面は、前記第 4 の絶縁体の下面と上面との間に位置する、
半導体装置。

[請求項 10]

請求項 8 または請求項 9 において、
前記金属酸化物、および前記第 2 の導電体は、中空円筒形状を有する、
半導体装置。

[請求項 11]

請求項 10 において、
上面視において、前記第 1 の導電体の中心は、前記金属酸化物の有する中空円筒形状の中心と一致しない、
半導体装置。

[請求項 1 2]

請求項 8 乃至請求項 1 1 のいずれか一項において、
断面視において、前記第 1 の開口側の側面、および前記第 2 の開口側の側面は、テーパ形状を有する、
半導体装置。

[請求項 1 3]

請求項 8 乃至請求項 1 2 のいずれか一項において、
前記第 3 の絶縁体の最上部は、前記第 2 の絶縁体の最上部と高さが一致または概略一致する、
半導体装置。

[請求項 1 4]

請求項 8 乃至請求項 1 3 のいずれか一項において、
前記第 2 の絶縁体は、前記第 3 の絶縁体より膜厚が薄い領域を有する、
半導体装置。

[請求項 1 5]

請求項 8 乃至請求項 1 4 のいずれか一項において、
前記第 5 の導電体が延在する方向は、前記第 3 の導電体が延在する方向と直交する方向である、
半導体装置。

[請求項 1 6]

請求項 8 乃至請求項 1 5 のいずれか一項に記載の半導体装置と、容量素子と、を有し、
前記半導体装置は、前記容量素子の上方に設けられている、
記憶装置。