

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2014 年 10 月 23 日(23.10.2014)



(10) 国際公開番号
WO 2014/171160 A1

- (51) 国際特許分類:
H01L 21/60 (2006.01) *H01L 25/07* (2006.01)
H01L 25/065 (2006.01) *H01L 25/18* (2006.01)
- (21) 国際出願番号: PCT/JP2014/051541
- (22) 国際出願日: 2014 年 1 月 24 日(24.01.2014)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2013-084801 2013 年 4 月 15 日(15.04.2013) JP
- (71) 出願人: 株式会社新川 (SHINKAWA LTD.) [JP/JP];
〒2088585 東京都武蔵村山市伊奈平 2 丁目 5 1
番地の 1 Tokyo (JP).
- (72) 発明者: 熊本 信二 (KUMAMOTO, Shinji); 〒
2088585 東京都武蔵村山市伊奈平 2 丁目 5 1 番
地の 1 株式会社新川内 Tokyo (JP). 関根 直希
(SEKINE, Naoki); 〒2088585 東京都武蔵村山市伊
奈平 2 丁目 5 1 番地の 1 株式会社新川内
Tokyo (JP). 中澤 基樹 (NAKAZAWA, Motoki); 〒
2088585 東京都武蔵村山市伊奈平 2 丁目 5 1 番
地の 1 株式会社新川内 Tokyo (JP). 長島 康雄
(NAGASHIMA, Yasuo); 〒2088585 東京都武蔵村山


市伊奈平 2 丁目 5 1 番地の 1 株式会社新川内
Tokyo (JP).

- (74) 代理人: 特許業務法人 Y K I 国際特許事務所
(YKI PATENT ATTORNEYS); 〒1800004 東京都武
蔵野市吉祥寺本町一丁目 3 4 番 1 2 号 Tokyo
(JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保
護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA,
BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN,
CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES,
FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN,
IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR,
LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX,
MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH,
PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK,
SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA,
UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保
護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW,
MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシ
ア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ
(AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR,
GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT,
NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI

[続葉有]

(54) Title: SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE

(54) 発明の名称: 半導体装置および半導体装置の製造方法



(57) Abstract: A semiconductor device (100) is provided with a shared wire (12) which sequentially connects 3 or more of pads (65 to 61), wherein junction portions (75 to 72) in which a side surface of the wire (12) is joined to the pads (65 to 62), and looping portions (85 to 82) which loop from the junction portions (75 to 72) to other pads (64 to 61) neighboring the respective first-mentioned pads (65 to 62), are alternately formed. In addition, if the pads (65 to 61) are recessed from the surface of semiconductor chips (55 to 51), the shared wire (12) is pressed to a thickness that is thicker than the depression depth of the pads (65 to 61) to create a flat shape. As a result, in the semiconductor device, wire connections are performed using a low number of bondings while reducing damage imparted to the semiconductor chip, and bonding is efficiently performed for electrodes that are recessed from the surface of the semiconductor chip.

(57) 要約:

[続葉有]

WO 2014/171160 A1



(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, 添付公開書類:
MR, NE, SN, TD, TG).

— 国際調査報告 (条約第 21 条(3))

半導体装置 (100) において、ワイヤ (12) の側面がパッド (65) ~ (62) に接合されている接合部 (75) ~ (72) と、接合部 (75) ~ (72) からパッド (65) ~ (62) に隣接する他パッド (64) ~ (61) の上までルーピングされているルーピング部 (85) ~ (82) と、が交互に形成されて、3つ以上のパッド (65) ~ (61) を順次接続する共通のワイヤ (12) を備える。また、パッド (65) ~ (61) が半導体チップ (55) ~ (51) の表面から凹んでいる場合には、共通のワイヤ (12) をパッド (65) ~ (61) の凹み深さよりも厚い厚さに押しつぶして扁平形状にする。これによって、半導体装置において、半導体チップに与えるダメージを低減しつつ少ないボンディング回数でワイヤの接続を行と共に半導体チップの表面から凹んでいる電極に対して効率的にボンディングを行う。