

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2003 年12 月18 日 (18.12.2003)

PCT


(10) 国際公開番号
WO 03/104883 A1

- (51) 国際特許分類⁷: G02F 1/1368 (72) 発明者; および
(21) 国際出願番号: PCT/JP03/07408 (75) 発明者/出願人 (米国についてののみ): 安部 仁 (ABE, Hi-toshi) [JP/JP]; 〒240-0005 神奈川県 横浜市 保土ヶ谷区 神戸町134番地 ソニー・エルエスアイ・デザイン株式会社内 Kanagawa (JP). 折井 俊彦 (ORII, Toshihiko) [JP/JP]; 〒240-0005 神奈川県 横浜市 保土ヶ谷区 神戸町134番地 ソニー・エルエスアイ・デザイン株式会社内 Kanagawa (JP). 秋元 修 (AKIMOTO, Osamu) [JP/JP]; 〒141-0001 東京都 品川区 北品川6丁目7番35号 ソニー株式会社内 Tokyo (JP). 持田 利彦 (MOCHIDA, Toshihiko) [JP/JP]; 〒814-0001 福岡県 福岡市 早良区 百道浜2丁目3番2号 ソニーセミコンダクタ九州株式会社内 Fukuoka (JP). 中山 正大 (NAKAYAMA, Shodai) [JP/JP]; 〒814-0001 福岡県 福岡市 早良区 百道浜2丁目3番2号 ソニーセミコンダクタ九州株式会社内 Fukuoka (JP).
- (22) 国際出願日: 2003 年6 月11 日 (11.06.2003)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願2002-169861 2002 年6 月11 日 (11.06.2002) JP
- (71) 出願人 (米国を除く全ての指定国について): ソニー株式会社 (SONY CORPORATION) [JP/JP]; 〒141-0001 東京都 品川区 北品川6丁目7番35号 Tokyo (JP).

[続葉有]

(54) Title: SEMICONDUCTOR DEVICE, REFLECTION TYPE LIQUID CRYSTAL DISPLAY DEVICE, AND REFLECTION TYPE LIQUID CRYSTAL PROJECTOR

(54) 発明の名称: 半導体装置、反射型液晶表示装置および反射型液晶プロジェクタ



(57) Abstract: A semiconductor device in which the area of a pixel is reduced without deteriorating the noise resistance. A switching transistor (13) and a signal storing capacitor (15) are formed every unit region functioning as a pixel (Px) on a semiconductor substrate (base semiconductor region) (11) of a first conductivity type. The switching transistor (13) is constituted of second-conductivity-type source and drain regions (13S, 13D) in the semiconductor substrate (11), and a gate electrode (13G) on an insulation layer (12a) on the region between the source region (13S) and the drain region (13D). The signal storing capacitor (15) is constituted of first-conductivity-type heavily doped semiconductor regions (15D, 15S) on the semiconductor substrate (11), and an electrode (15G) on an insulation layer (12b) on the region between semiconductor regions (15D, 15S). Instead of forming a bias semiconductor region (17), the semiconductor regions (15D, 15S) can be used as this region.

(57) 要約: ノイズ耐性を劣化させることなく画素の小面積化を実現できる半導体装置である。第1導電型の半導体基板(下地半導体領域)(11)上に、画素Pxとなる単位領域ごとに、スイッチング用トランジスタ(13)および信号蓄積用キャパシタ(15)を形成する。ス

[続葉有]



(74) 代理人: 中村 友之 (NAKAMURA, Tomoyuki); 〒105-0001 東京都 港区 虎ノ門1丁目2番3号 虎ノ門第一ビル9階 三好内外国特許事務所内 Tokyo (JP).

添付公開書類:
— 国際調査報告書

(81) 指定国 (国内): AU, CN, KR, SG, US.

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

(84) 指定国 (広域): ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).

イッチング用トランジスタ (13) は、半導体基板 (11) 上に第2導電型のソース領域 (13S) およびドレイン領域 (13D) を形成し、ソース領域 (13S) とドレイン領域 (13D) の間の領域上に絶縁層 (12a) を介してゲート電極 (13G) を形成して構成する。信号蓄積用キャパシタ (15) は、半導体基板 (11) 上に第1導電型の高濃度の半導体領域 (15D) および (15S) を形成し、半導体領域 (15D), (15S) 間の領域上に絶縁層 (12b) を介して電極 (15G) を形成して構成する。バイアス用半導体領域 (17) を形成しないで、半導体領域 (15D) および (15S) をバイアス用半導体領域に兼ねさせることもできる。