(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2008 年11 月13 日 (13.11.2008)

PCT

(10) 国際公開番号
WO 2008/136352 A1

(51) 国際特許分類:
H01L 21/60 (2006.01) *H01L 25/07* (2006.01)
H01L 21/02 (2006.01) *H01L 25/18* (2006.01)
H01L 25/065 (2006.01)

(21) 国際出願番号: PCT/JP2008/057934

(22) 国際出願日: 2008 年4 月24 日 (24.04.2008)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:
特願2007-119948 2007 年4 月27 日 (27.04.2007) JP
特願2007-142436 2007 年5 月29 日 (29.05.2007) JP
特願2007-154250 2007 年6 月11 日 (11.06.2007) JP

(71) 出願人 (米国を除く全ての指定国について): 住友ベークライト株式会社 (SUMITOMO BAKELITE COMPANY LIMITED) [JP/JP]; 〒1400002 東京都品川区東品川２丁目５番８号 Tokyo (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 前島 研三 (MAEJIMA, Kenzou) [JP/JP]; 〒1400002 東京都品川区東品川２丁目５番８号 住友ベークライト株式会社内 Tokyo (JP). 桂山 悟 (KATSURAYAMA, Satoru) [JP/JP]; 〒1400002 東京都品川区東品川２丁目５番８号 住友ベークライト株式会社内 Tokyo (JP). 杉野 光生 (SUGINO, Mitsuo) [JP/JP]; 〒1400002 東京都品川区東品川２丁目５番８号 住友ベークライト株式会社内 Tokyo (JP).

(74) 代理人: 朝比 一夫, 外 (ASAHI, Kazuo et al.); 〒1050003 東京都港区西新橋１丁目１８番９号 西新橋ノアビル４階 Tokyo (JP).


(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH,

[続葉有]

(54) **Title:** METHOD FOR BONDING SEMICONDUCTOR WAFERS AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

(54) **発明の名称:** 半導体ウエハーの接合方法および半導体装置の製造方法

FIG. 2



(57) **Abstract:** Disclosed is a method for bonding semiconductor wafers, wherein a bonding layer (60) containing a curing agent having a flux activity and a thermosetting resin is interposed between a semiconductor wafer (210) and a semiconductor wafer (220), thereby obtaining a semiconductor wafer laminate (230) of the semiconductor wafers (210, 220), and then a pressure is applied to the semiconductor laminate (230) in the thickness direction while heating, for melting/solidifying a solder bump (224) and curing the thermosetting resin, thereby bonding the semiconductor wafer (210) and the semiconductor wafer (220) with each other. Consequently, there is obtained a semiconductor wafer assembly (240) wherein a connecting portion (212) and a connecting portion (222) are electrically connected with each other by a connecting portion (solidified solder bump) (225).

(57) 要約: 本発明の半導体ウエハーの接合方法では、半導体ウエハー２１０と半導体ウエハー２２０との間に、フラックス活性を有する硬化剤と、熱硬化性樹脂とを含む接合層６０を介在させて、半導体ウエハー２１０、２２０が積層された半導体ウエハー積層体２３０を得た後に、半導体ウエハー積層体２３０を、加熱しつつ、その厚さ方向に加圧することにより、半田バンプ２２４を溶融・固化するとともに、前記熱硬化性樹脂を硬化して、半導体ウエハー２１０と半導体ウエハー２２０とが固着することにより、接続部（半田バンプの固化物）２２５で、接続部２１２と接続部２２２とが電気的に接続された半導体ウエハー接合体２４０を得る。

WO 2008/136352 A1

GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:
— 国際調査報告書